80296SA商业CHMOS 16位微控制器
6.2.4.3
80296SA递延总线时序模式
递延总线周期模式的设计是在解复用80296SA时减少总线争
模式与慢的存储设备。不像8XC196NU ，其中该总线模式必须通过使能
CCR的取特征的优势， 80296SA
自动调用这个模式
每当
出现相应的条件。在延迟模式中，在WR ＃信号的延迟，并在下一个总线周期将
以下以下的读出周期中的芯片选择的变化和在第一写周期发生在第一总线周期。
此模式将工作在并联的等待状态。请参考图11 ，以确定哪些控制信号是
的影响。
循环1是一个正常4吨读周期。循环2是一写周期跟随一个读周期，故在下一个2吨延迟
总线周期中插入。请注意，在芯片选择的变化在周期2的开始并没有引起双
延迟（ 4T） 。在周期3片选的变化，一个读周期，导致2吨延迟。
CLKOUT
T
LHLH
+ 2t
T
WHLH
+ 2t
ALE
T
RHLH
+ 2t
T
AVRL
+ 2t
RD ＃
T
AVDV
+ 2t
AD15 ： 0
（READ ）
WR ＃
AD15 ： 0
（写）
BHE ＃ ， INST
A19:0
CSX ＃
DATA IN
T
AVWL
+ 2t
DATA IN
数据输出
数据输出
数据输出
地址超出
有效
有效
A3247-02
图10.递延总线模式时序图
28
初步
