飞利浦半导体
产品speci fi cation
增强型电视微控制器
屏幕显示（ OSD ）
30.1.2
A
PPLICATION注意事项
SAA56xx
30.1.3.1
标志解释
端口AD0到微控制器的AD7可连接
到管脚D0到任何顺序SRAM的D7中。
用于寻址，下部的组地址线
（A0至A8）和地址线的上组
（ A9到A14 ， A15_BK ， RAMBK0和RAMBK1 ）可能
连接基团内的任何顺序，只要该
满256字节外部SRAM的使用。
图43所示为多页的应用示意图。
当使用外部SRAM小于256字节，
位来自微控制器的相关数
地址总线应断开，始终在卸下
最显著位先。
为了省电模式，这可能是最好的控制
使用的一个SRAM模块（多个）的CE引脚
微控制器端口，取消选择的SRAM 。
30.1.3
E
XTERNAL数据存储器访问
每个时序符号有五个字符。的第一个字符
永远是'T' （时间） 。根据所处的位置，其他
字符表示一个信号或逻辑的名称
该信号的状态。该名称是：
A - 地址
- 时钟
- 输入数据
- 高逻辑电平
我 - 指令（程序存储器内容）
L - 逻辑低电平或ALE
P - PSEN
Q - 输出数据
的R - RD信号
吨 - 时间
V =有效
W - WR信号
X - 不再是一个有效的逻辑电平
- 浮动
示例：
t
AVLL
=时间地址有效到ALE低。
t
LLPL
=时间到ALE PSEN低。
表46
外部数据存储器访问
参见图。 44和45 。
符号
t
RLRH
t
WLWH
t
RLDV
t
RHDX
t
RHDZ
t
LLWL
t
AVWL
t
QVWX
t
WHQX
t
RLAZ
t
WHLH
记
1.外部SRAM被旨在与所使用的
多页的软件，因此只能在12 MHz的时钟
提供微控制器的时序。
参数
RD脉冲宽度
WR脉冲宽度
RD后的数据保持
RD后的数据FL燕麦
ALE低到RD或
WR低
地址有效到WR
低或RD低
数据有效到WR低
WR后数据保持
RD低到地址
FL燕麦
RD和WR高到
ALE高
典型
(1)
单位
250
250
0
待定
132
172
89
15
待定
40
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
RD低到198有效数据
2001年12月13日
104
