飞利浦半导体
初步speci fi cation
对于DCC系统驱动处理器
表15
端口扩展输出。
针
引脚名称
QFP80
A14/PINO1
A13/PINO2
A16/PINO3
A15/PINO4
A12/PINO5
D0
TO
D3
46
50
47
48
45
TQFP80
44
48
45
46
43
端口扩展
产量
PINO1
PINO2
PINO3
PINO4
PINO5
RTYPE = 00
RTYPE = 00
SAA2023
条件
RTYPE = 00或RTYPE = 01
RTYPE = 00或RTYPE = 01
RTYPE = 00
当SAA2023一起使用SRAM的这些I / O引脚形成的数据总线连接到RAM的低半字节，并且
应连接到相应的数据SRAM的I / O引脚。当SAA2023一起使用DRAM的这些
输入/输出引脚是用于RAM的数据线，它们应直接连接到DRAM的数据I / O引脚。
D4
TO
D7
这些输入/输出引脚是用于与SRAM的使用数据总线的高4位，而当SRAM中正在使用他们
应直接连接到对应的SRAM的I / O引脚。
手册，全页宽
文
OEN
吨RAS
A10/RAS
A9/CAS
A0到A8
D0到D3
,,,, ,,,,
,,,, ,,,,,
,,,,,,,,,,,,,,
,,,,,,,,,,,
,,,, ,
,
吨ASC
吨ASR
吨RAH
吨CAH
吨CP
行地址
列地址
吨CAC
列地址
列地址
吨关闭
吨OEZ
位数0数据
NIBBLE 1数据
NIBBLE 2数据
吨RAC
吨RP
吨RCD
吨CAS
MGB386
图10 DRAM读周期时序。
1994年5月
18
