位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1419页 > SLA24C64-S/P > SLA24C64-S/P PDF资料 > SLA24C64-S/P PDF资料1第8页
SLX 24C64
在约定的串行时钟线和双向数据线示于
图4中。
SCL
1
2
8
9
1
9
SDA
启动条件
允许数据
要改变
确认
应答
确认
停止条件
IED02128
图4
I
2
C总线时序约定启动条件，停止条件，数据
验证和ACK应答转移
待机
模式，其中所述总线不忙（无串行传输中，没有
编程） ：这两个时钟（SCL）和数据线（SDA）是在高
状态。该设备后，一个停止条件进入待机模式
或编程周期之后。
高到SDA在SCL为高电平时，所有前面的低转换
命令。
低到SDA在SCL为高电平的高转换，终止所有
通信。写入数据后停止状态，开始了
EEPROM编程周期。看完之后停止条件
从EEPROM数据启动待机模式。
一个成功接收的8位数据被表示
接收器通过在接下来的时钟拉低SDA线
SCL （ ACK ）周期。另一方面发射机具有
八个数据位传输之后释放SDA线。
在EEPROM中的接收装置与响应
承认，当解决。主，在另一边，
人确认每个数据字节的EEPROM的发送和
可以在任何时候通过释放SDA线结束的读操作（无
ACK ），随后是STOP条件。
，数据仍然有效数据必须改变仅在低SCL状态
就在高SCL状态SDA总线。 9个时钟脉冲是
传输一个数据字节需要，最显著位（MSB）
传输连接的第一个。
8
前期1998年7月27日
启动条件
停止条件
应答
数据传输
半导体集团
