SMJ34020A
图形系统处理器
SGUS011B - 1991年4月 - 修订1995年8月
多处理器仲裁（续）
胃肠优先级多处理环境中由外部的SMJ34020A仲裁逻辑来确定。
如果GI变为无效高电平， SMJ34020A发布的下一个可用周期边界总线。如果循环中
进度未成功完成，在重新获得总线控制权的SMJ34020A重新开始循环。
通常，如果SMJ34020A断言既R0和R1的低，但应考虑到总线的仲裁人的控制。
主机接口
该SMJ34020A主机接口允许本地存储器被映射到主机地址空间。该
SMJ34020A充当主机的DRAM控制器。的地址为主机访问内被锁存的
SMJ34020A ;然而，对于存取的数据是使用外部收发器的传输。主机的选择
一个32位长的字的地址使用主机27的地址线访问， HA5 - HA31 。如果主机希望字节
寻址能力，则可以选择通过使用HBS0接入有源字节 - HBS3 。总是SMJ34020A
读取内存32位;然而，在主机写入，它采用主机字节选择要启用CAS0 - CAS3到
内存。的地址和字节选择锁存于HCS的SMJ34020A内的下降沿。主人
表示读或通过断言HREAD或HWRITE （根据需要）之前或之后的HCS写。 （注
该HREAD和HWRITE绝不能断言在同一时间）。
该SMJ34020A通过锁存所请求的数据在外部锁存器响应一个主机读取请求和
提供HRDY到主机，表示读周期完成。 HDST与HRDY的上升沿
高电平表示数据被锁存在所述外部收发器。
主机指示写入到特定位置，需要通过提供地址和断言
HWRITE 。主机必须保持二者的HCS和HWRITE断言，直到有效数据是在收发器。 （本
HOE与HRDY高的上升沿，表示该数据预先存储在外部收发器具有
被写入到存储器中。 ）通常， HWRITE的上升沿被用于选通数据进入锁存器和
信号的写入权限就可以开始SMJ34020A 。该SMJ34020A使用其字节写入能力写
仅所选择的字节。
该SMJ34020A始终访问作为锁存HCS的下降沿所需的位置;然而，为了
以提高数据传送速率，一个向前看机制实现的。主机能增量（的Hinc ）和主机
预取后写使能在主机控制寄存器（ HSTCTLH ） （ HPFW ）位必须适当设置
优化利用此功能。这些位提供四种操作模式，如下表中所示：
的Hinc
0
0
1
1
HPFW
0
1
0
1
主机访问模式
随机/同
随机/同
块
读 - 修改 - 写
描述
没有增量，没有预取
没有增量，没有预取
增加后的读或写，读预取后
写后递增，预取后写
当SMJ34020A编程块模式或读 - 修改 - 写访问，主机仍然可以做
随机访问，因为SMJ34020A总是使用在HCS的下降沿提供的地址;
然而，有一个预取到下一顺序地址。预取发生后读取的块模式，
后写入读取 - 修改 - 写入模式。该SMJ34020A比较了HCS锁存地址的主机读取
以确定它是否是相同的，在过去的预取数据。如果地址匹配，则不会再访问的数据，但
HRDY被设置为高，以指示该数据是当前可用的。
对主机的访问动态总线宽度
如果主人到一个16位宽的存储器的读访问时， SMJ34020A自动执行第二次循环
读取32位字（即使主机不要求32位的周期）的其余部分所需的。外部逻辑
必须理解SIZE16或在访问CAS选通感，以路由到数据
适当的外部主机的数据收发。该SMJ34020A使用主机字节选择HBS0 - HBS3启用
中科院选通做主机写入时。
邮政信箱1443
休斯敦，得克萨斯州77251-1443
19
