SSM2160/SSM2161
串行数据输入格式
发送到SSM2160数据的标准格式是地址
字节后跟一个数据字节。这描绘在真值表，
图19. 2个8位字节需要为每个主站和
六个频道的更新。发送的第一个字节包含
处理和由MSB确定为逻辑高。该
第二个字节中包含的数据，并且由MSB作为识别
逻辑低。的7个LSB的第一个数据字节的设置衰减电平
从0 dB到-127 dB的对法师。 5个LSB字节集
通道增益电平从0 dB到31分贝。
串行数据输入控制
如果统一整体增益是从SSM2160需要，有应
be
没有净收益
主（亏损）和通道（增益）之间，
既以最低的衰减位置。最低限度
信道增益被推荐用于最小失真。
R
M
R
M
, R
C
, C
外
C
合计
电阻器
“R”
SSM2160我
V+
I
FS
SET
通道
DAC
R
C
IN
信号
OUT
主
DAC
该SSM2160提供了一个简单的3线或4线串行接口 -
见1.数据被呈现给图的时序图
DATA引脚和串行时钟CLK引脚。数据可以是
在移动速率高达1 MHz （典型值） 。
的移位寄存器中， CLK，使能时
写
输入
低。该
写
因此，作为片选输入;不过，
移位寄存器的内容没有被传输到所述保持
寄存器为止的上升沿
LD 。
在大多数情况下，
写
和
LD
将被捆绑在一起，形成一个传统的3线串行接口。
为了使数据传输时，
写
和
LD
输入驱动
逻辑低。 8位串行数据，格式化的MSB首先被输入的
DATA引脚，并移入移位寄存器在下降
CLK的边缘。该数据被锁存的上升沿
写
和
LD 。
表Ⅲ。输入/输出电平与衰减/增益
图20. VCA控制方案
控制范围和信道跟踪
每个通道VCA是其自身的DAC的输出控制，再加上
从主DAC的控制信号。这示于
图21.通道的DAC被配置为
增加
的增益
在VCA以1 dB步从零到31分贝。因此，中点
（ 15 ，或者如果你喜欢16 ）应选择为中心设置
的电子天平的控制。由于主DAC供稿
所有的求和节点，所有的VCAS的衰减simulta-
从0 dB neously改变本底噪声。
最大衰减
所有通道时发生的法师
设置为-127 dB的衰减，通道设置为0 dB增益。
最小衰减
所有通道时发生的法师
设置为0分贝，该通道被设置到+31分贝。
一旦通道间的平衡已定，法师
不改变的平衡可以被改变。这示
显示于图21中。
净收益/安泰信
+31
通道
GAIN +16
0
–16
–32
–48
MASTER -64
衰减
–80
–96
–112
本底噪声
+31
+16
0
00000
通道
收益
11111
111111
+31
+16
0
00000
通道
收益
11111
输入
dBu的
0
–31
–28
毫伏RMS
775
22
31
主
–31
0
0
收益/损失
通道
31
31
31
产量
净dBu的毫伏有效值
0
31
31
0
0
3
775
775
1100
防饱和
与被动的电位器， SSM2160可以放弃
31分贝增益，从而产生潜在的饱和
VCAS ，从而导致不希望的削波或过载条件
化。仔细选择输入信号电平与数字增益
参数将消除的可能性。少数的很多
即保持信号的接受增益和衰减设置
达到规定的标准示于表III中。该
输入和输出电平以mV rms的和DBU给（ 0 dBu的
= 0.775 V有效值） 。
一号线
表中的是：主不允许有小于
-31 dB的衰减，并且信道被允许增益的31分贝。
由于净增益为零，存在过载的无可能性
预期的最大输入信号。
2号线
表中的显示输入信号限制在-31 dBu的
将允许分贝通道增益和0 +31硕士dB的衰减
化。低于-31 dBu的输入，输出永远
超过0 DBU，所以没有超载是可能的。
线路三
该表允许的-28 DBU，主输入
衰减为0分贝， 31分贝信道增益。的输出是一个
最多3 DBU（ 1.1 V有效值）时，这是可以接受的权力
耗材
±
6 V以上。只要V P-P < V
供应
/ 4，有
将没有超载（见表Ⅰ） 。
–128 0 0 0 0 0 0
图21.实际控制范围
主/通道的步长
DAC控制通道VCAS的细节是
在图20中有7位电流输出DAC和运算所描述
放大器转换数字吩咐主控级
的模拟电压。在反馈电阻电容器
在输出限制的变化速率，以防止点击。一
5位的DAC将数字命令信道控制
通过一个电阻R这两个控制信号和电平的电压
在电阻器R和被馈送到信道的VCA 。虽然我们
–10–
第0版
