ST92F124 / F150 / F250 - 概述
1.4 I / O端口
端口0 ，端口1和端口9 [7 ： 2 ]提供外部
存储器接口。该设备的所有端口都可以
可编程输入/输出或输入模式，
与TTL或CMOS电平（除兼容
其中，施密特触发器存在） 。每一位都可以
单独编程（请参阅I / O端口
第二章） 。
内部弱上拉
如图
表3
不是所有的输入段imple-
换货弱上拉了起来。这意味着，上拉
必须连接外部时，脚不
使用或编程为双向。
TTL / CMOS输入
所有这些端口位在没有输入施密特触发
蒙古包被实现，它始终是可能的亲
克的输入电平为TTL或CMOS兼容
通过编程相关PxC2.n控制位。
请参阅I / O端口章的标题为“输入/
输出位配置“ 。
施密特触发器输入
两种不同的施密特触发器电路系统
实施：标准和高迟滞。
标准施密特触发器被广泛使用（见
TA-
表3. I / O端口特性
输入
端口0 [7：0 ]
TTL / CMOS
端口1 [7：0 ]
TTL / CMOS
端口2 [1：0 ]
施密特触发器
端口2 [3：2 ]
TTL / CMOS
端口2 [5：4 ]
施密特触发器
端口2 [7：6 ]
TTL / CMOS
1)
施密特触发器
端口3 [2：0 ]
3.3端口
TTL / CMOS
端口3 [7：4 ]
施密特触发器
4.0端口，端口4.4
施密特触发器
4.1端口
施密特触发器
4.2端口，端口4.5
TTL / CMOS
4.3端口
施密特触发器
口4 [7：6 ]
高滞后施密特触发器
端口5 [2： 0]，端口5 [7：4 ]的施密特触发器
5.3端口
TTL / CMOS
施密特触发器
口6 [3：0 ]
高滞后施密特触发器
口6 [5：4 ]
1)
施密特触发器
口6 [7：6 ]
口7 [7：0 ]
施密特触发器
端口8 [1：0 ]
施密特触发器
端口8 [7： 2]
施密特触发器
口9 [7：0 ]
施密特触发器
产量
推挽式/ OD
推挽式/ OD
推挽式/ OD
纯OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
纯OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
推挽式/ OD
弱上拉
No
No
是的
No
是的
是的
是的
是的
是的
No
是的
是的
是的
No
No
是的
是的
是的
是的
是的
是的
是的
是的
复位状态
双向
双向
输入
输入CMOS
输入
输入CMOS
输入
输入CMOS
输入
输入
双向WPU
输入CMOS
输入
输入
输入
输入CMOS
输入
输入
输入
输入
输入
双向WPU
双向WPU
BLE 3 ）
而高迟滞施密特触发器是
本上的端口P4 [7：6 ]和P6 [5：4 ] 。
所有的输入可用于检测中断
事件已经配置了“标准”
施密特触发器，除了NMI引脚， im-
的补充（9.3） “高迟滞”的版本。在这
这样，所有的中断线路均保证为“边缘
敏感“ 。
推挽式/ OD输出
输出缓冲器可被编程为推挽
拉或漏极开路：必须注意的
事实是，漏极开路选项仅相当于
的P沟道MOS晶体管的禁用
缓冲液本身：它仍然存在并物理上CON-
，连接到该引脚。因此它不可能
增加管脚上的输出电压
V
DD
+0.3伏，以避免直接结偏置。
纯漏极开路输出
用户可以增加一个I / O引脚上的电压
在V
DD
0.3伏，其中P沟道MOS转录
体管在物理上是不存在：这是允许在所有
“纯漏极开路”引脚。在这种情况下，推挽
选项不可用任何弱上拉绝
在外部实现的。
图例：
WPU =弱上拉， OD =漏极开路。
注1 ：
端口3.0和端口6 [7：6 ]本上只ST92F250版本。
23/426
9
