位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第282页 > ST92124DV9Q6 > ST92124DV9Q6 PDF资料 > ST92124DV9Q6 PDF资料2第10页
ST92F124 / F150 / F250 - 概述
1.2引脚说明
AS 。
地址选通（输出低电平，三态） 。
地址选通脉冲后低，最好在开头
宁每个存储周期。 AS的上升沿
表示地址，读/写（ RW）和
数据信号是有效的内存传输。
DS 。
数据选通（输出，低电平有效，三态） 。数据
闪光灯提供了数据移动的时机或
从P0口的每个内存传输。在一
写周期，数据输出是有效时的前缘
DS 。在读周期，数据输入必须是有效的革命制度党
或DS的后沿。当ST9 AC-
正如事实的片上存储器， DS是在举行高
整个存储周期。
复位。
复位（输入，低电平有效） 。该ST9已以启动
复位信号tialised 。随着失活
复位后，程序开始执行从
程序存储单元指向的载体
包含在程序存储单元00h和
01h.
RW 。
读/写（输出，三态） 。读/写DE-
termines数据传送给外部的方向
存储器事务。写的时候RW低
外部存储器，并且高为所有其他交易
系统蒸发散。
OSCIN ， OSCOUT 。
振荡器（输入和输出）。
这些引脚连接一个并联谐振晶体或
外部源到芯片上的时钟振荡器
和缓冲区。 OSCIN是振荡器的输入端IN-
变频器; OSCOUT是该振荡器的输出IN-
变频器。
HW0SW1.
当连接到V
DD
通过1K
上拉电阻，软件看门狗选项
选择。当连接到V
SS
通过1K
下拉电阻，硬件看门狗选项
被选中。
VPWO 。
该引脚为J1850的输出线PE-
ripheral （ JBLPD ） 。它仅适用于某些DE-
恶习。
RX1/WKUP6.
CAN1接收数据的输入和
唤醒线6条只适用于某些设备。
当CAN1周边被禁用，上拉
电阻内部连接到该引脚。
TX1.
发送CAN1的数据输出。可在
一些设备。
P0 [ 7：0]中，P1 [7：0 ]或P9 [7： 2]
（输入/输出， TTL或
CMOS兼容） 。
11条线路（ 64引脚器件）或22
行（ 100引脚器件）提供的外部
解决2K或4M字节的存储器接口
外部存储器。
P0[7:0], P1[2:0], P2[7:0], P3[7:4], P4.[7:4],
P5[7:0], P6[5:2,0], P7[7:0]
I / O口线（输入/
输出TTL或CMOS兼容） 。
I / O线
分组成的8位I / O端口，位可编程
软件控制的通用I / O或
作为复用功能。
P1[7:3], P3[3:1], P4[3:0], P6.1, P8[7:0], P9[7:0]
额外的I / O端口提供100引脚ver-线
只有sions 。
P3.0, P6[7:6]
额外的I / O端口提供线
在ST92F250版本只。
AV
DD
.
模拟V
DD
模拟数转换的
变频器（常见的ADC 0和ADC 1 ） 。
AVDD可以关掉当ADC不
使用。
AV
SS
.
模拟V
SS
模拟数转换的
变频器（常见的ADC 0和ADC 1 ） 。
V
DD
.
主电源电压。四个引脚
提供100引脚版本，两个在64引脚ver-
sions 。该引脚内部连接在一起。
V
SS
.
数字电路接地。四个引脚都具有此
BLE 100引脚版本，两个在64引脚版本。
该引脚内部连接在一起。
V
TEST
电源电压为Flash测试陈建
构成。该引脚必须保持为0，在用户模式下。
V
REG
.
稳定电容器的内部电压
年龄调节器。用户必须连接外部台站
bilization电容这些引脚。请参阅
科幻gure
16.
1.2.1 I / O端口的第二功能
的ST92F124 / F150的I / O端口的每个引脚/
F250可以假设软件可编程替代方案
内特的功能，如图
第1.4节。
1.2.2终止未使用引脚的
对于未使用的引脚，输入模式不推荐使用。
这些引脚必须保持在一个固定的电压使用
在I / O或外部的输出推挽模式
上拉或下拉电阻。
10/426
9
