STLC5464
图列表
I
II
III
销信息
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
框图
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
图1
图2
科幻gure 3
图4
图5
图6
图7
图8
图9
图10
图11
图12
图13
图14
图15
图16
图17
图18
图19
图20
图21
图22
图23
图24
图25
图26
IV
V
:
一般框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
:
交换矩阵数据路径。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
单向和双向的连接。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
环回。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
通过矩阵ITDM = 1可变延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
通过矩阵ITDM = 0可变延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
通过矩阵SI = 1恒定的延迟。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
HDLC和DMA控制器框图。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
结构的接收循环队列。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
发送循环队列的结构。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
D，C / I和显示器频道路径。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
MULTI- HDLC
连接到
P
与多路公交车。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
MULTI- HDLC
连接到
P
与非复用总线。 。 。 。 。 。 。 。 。 。 。 。
微处理器接口的INTEL 80C188 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
微处理器接口的INTEL 80C186 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
微处理器接口为MOTOROLA 68000 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
微处理器接口ST9 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
128K ×8 SRAM电路存储器组织。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
512K ×8 SRAM电路存储器组织。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
256K ×16的DRAM电路组织。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
1M ×16 DRAM电路组织。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
4M ×16的DRAM电路组织。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
为n的链
MULTI- HDLC
组件。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
MHDLC时钟发生器。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
VCXO频率同步。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
三个圆形中断回忆。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。
功能说明
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
页面
8
14
14
15
16
17
17
18
19
20
22
25
25
28
29
29
29
29
30
30
32
32
32
33
33
33
34
35
36
37
38
38
39
40
41
42
42
43
44
45
DC特定网络阳离子
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
时钟时序
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
图27
图28
图29
图30
:
:
:
:
:
:
:
:
接收和发送时钟
MULTI- HDLC
. . . . . . . . . . . . . . . . . .
收到的同步信号
MULTI- HDLC
. . . . . . . . . . . . . . . .
GCI同步信号的传递
MULTI- HDLC
. . . . . . . . . . . . . . . . . . .
V *同步信号由交付
MULTI- HDLC
. . . . . . . . . . . . . .
从动态内存读取信号
MULTI- HDLC
. . . . . . . . . . . . . . .
从动态内存写信号
MULTI- HDLC
. . . . . . . . . . . . . . .
从静态存储器读取信号
MULTI- HDLC
. . . . . . . . . . . . . . . . . .
从静态存储器写信号
MULTI- HDLC
. . . . . . . . . . . . . . . . . .
VI
内存时序
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
图31
图32
图33
图34
6/83
