STV6889
9.3水平段
9.3.1一般
水平部分由两个PLL同
各种调整和修正，努力
水平偏转频率，那么相SHIFT-
荷兰国际集团和输出驱动电路提供H-驱动器
信号ON
HOUT
引脚。输入信号到水平
部分是极性反相器的输出
H / HVSyn
输入。该设备可自动确保这
极性总是积极的。
9.3.2 PLL1
PLL1的框图是
图5
。它由
一个压控振荡器（VCO） ，一个整形器
具有可调阈值，电荷泵与inhi-
bition电路，频率和相位比较器
和定时电路。 PLL1的的目标是
使频率压控振荡器斜坡信号的匹配
同步。信号，并锁定该斜坡相的
同步。信号。在屏幕上，这个偏移的结果
画面的水平方向位置的变化。
循环中，通过相应地调整VCO的时，获取并
在重合保持输入的上升沿
同步。与信号REF1的信号，从导出
VCO斜坡通过调整阈值比较
能够通过
HPOS
IC总线控制。该coinci-
置信识别并标记了锁定检测
电路引脚
HLckVBk
以及由
HLOCK
IC总线
FL AG 。
电荷泵提供正和负
电流在充电的外部环路滤波器
HPLL1F
引脚。回路是独立的后缘的
同步。信号和只锁定到它的前缘。通过
设计， PLL1没有从死患
而锁定的波段均匀。 PLL1的速度
依赖于由电荷所提供的电流值
泵。而没有锁定时，电流非常低，以
放慢VCO频率的变化和
从而保护外部功率元件的
同步。信号变化。在锁定状态下，电流
都高得多，四个不同的值，是SE-
lectable通过
PLL1Pump
I2C总线的位提供
装置，以控制PLL1的速度由S / W 。低
值进行PLL1慢，但更稳定。
数值越高，使其更快，更稳定。在
一般情况下， PLL1速度要高高
偏转频率。的响应速度和
稳定性（抖动级别）取决于克斯特的选择
纳尔部件构成的环路滤波器。 A“ CRC”
过滤器，通常使用（见
图4
).
图4. H- PLL1过滤器配置
HPLL1F
9
R
2
C
1
C
2
PLL1的是在提取的内部抑制
垂直同步。脉冲（如果有的话），以避免同时考虑到AC-
指望缺相或错误脉冲的COM
parator 。通过迫使电荷得到抑制
泵的输出为高阻状态。在抑制剂
化机构可以禁止通过
PLL1InhEn
IC总线位。
该
图7
在其上部，示出的位置
压控振荡器斜坡信号相对于同步输入。
脉冲调节的三个不同的位置
水平位置控制
HPOS 。
32/56
