介绍
终奌站
号
63
64
名字
MCLK
版权所有
5-V
宽容
5V
TERMIN-
ATION
下拉
I / O
DI
描述
MCLK是3.3 V时钟主时钟输入。这个时钟的输入频率可以
范围为4 MHz到50 MHz的。
连接到数字地
注： 1，型号：A =模拟; D = 3.3 V数字; P =电源/地/去耦; I =输入; O =输出
2.所有的上拉是200 μA弱上拉和下拉全部都是200 μA弱下拉电阻。的上拉和下拉包括保证
正确的输入逻辑电平的电极是否悬空（上拉电阻= >逻辑1输入;下拉= >逻辑0输入） 。设备驱动
上拉跌宕投入必须能够击沉200
A,
同时保持逻辑0驱动电平。设备驱动输入，下拉绝
能源200
A,
同时保持一个逻辑“1”的驱动电平。
3.如果需要，低ESR的电容值可以通过并联相等值的两个或更多个陶瓷电容来实现。并联
同等价值的电容提供了一个扩展的高频电源去耦。这种方法避免了生产的潜力
并联不同值的电容时，已观察到的并联谐振电路。
4. 13.5 MHz的晶振（ HCM49 ）
1.4
TAS5518功能描述
图1-4显示了TAS5518功能结构。接下来的章节描述了TAS5518功能
块：
电源
时钟，PLL和串行数据接口
串行控制接口
设备控制
数字音频处理器（ DAP ）
脉冲宽度调制（PWM）的处理器
1.4.1电源
电源部分包括供给器，它提供模拟和数字稳压电源供
该TAS5518的各个部分。模拟电源支持模拟PLL ，而数字电源支持
数字锁相环，数字音频处理器（DAP） ，脉冲宽度调制器（PWM ），并且输出控制
（时钟恢复） 。该监管机构还可以关闭终端时， RESET和PDN都很低。
1.4.2时钟，PLL和串行数据接口
该TAS5518是一个从时钟的唯一设备，它要求使用一个外部13.5 MHz的晶体。它接受
MCLK ，SCLK和LRCLK作为唯一的输入。
该TAS5518采用外部晶振为提供时间基准：
连续的数据和时钟误差检测和管理
自动数据速率检测和配置
自动MCLK速率检测和配置（银行自动切换）
我支持
2
C温度范围/通信，而MCLK不存在
该TAS5518自动处理时钟误差，数据传输速率的变化，主时钟频率的变化
无需干预从外部系统控制器。此功能显著降低系统
复杂性和设计。
8
TAS5518
SLES115 - 2004年8月
