TL16C550A
异步通信部件
SLLS057D - 1989年8月 - 修订1996年3月
终端功能（续）
终奌站
名字
RI
NO 。
39 [43]
I / O
I
描述
振铃指示。 RI是一个调制解调器状态信号。其状态可通过读位的调制解调器状态6 （ RI ）进行检查
注册。位2的调制解调器状态寄存器（塔塔）表示RI输入从低转变到高
因为从调制解调器状态寄存器的最后一个读状态。如果调制解调器状态中断被允许时，这种转变
发生时，产生一个中断。
发送请求。当激活时， RTS通知调制解调器或数据设置的ACE已准备好发送数据。 RTS
被设置为有效状态通过设置RTS调制解调器控制寄存器位，并且被设置为无效（高电平）状态的任一
作为主复位的结果，或在循环模式操作，或通过清除调制解调器控制寄存器的位1 （ RTS ） 。
接收器就绪输出。接收器的直接内存访问（ DMA ）信号可与RXRDY 。当操作
在FIFO模式下，两种类型的DMA信号中的一个可以与FCR3进行选择。当在TL16C450操作
模式中，仅DMA模式0是允许的。模式0支持DMA单次传输，其中传输之间进行
CPU总线周期。模式1支持multitransfer DMA ，其中多个被转移至不断取得
接收FIFO已经被清空。在DMA模式0 （ FCR0 = 0或FCR0 = 1， FCR3 = 0） ，如果有至少一个字符
在接收FIFO或接收器保持寄存器， RXRDY为有效（低电平） 。当RXRDY已经有效但有
是在FIFO或保存寄存器中没有字符， RXRDY变为无效（高） 。在DMA模式1 （ FCR0 = 1 ， FCR3
= 1） ，当触发电平或达到超时， RXRDY变为有效（低） ;当一直活跃
但也有在FIFO或保存寄存器没有更多的字符，它变为无效（高） 。
串行输入。单是由一个连接的通信装置的串行数据输入。
串行输出。 SOUT是一个复合的串行数据输出到一个连接的通信设备。 SOUT被设置为
标记（高）的状态作为主复位的结果。
发送器就绪输出。 DMA传输信号可与TXRDY 。当在FIFO模式下操作，
两种类型的DMA信号中的一个可以与FCR3进行选择。当在TL16C450模式操作时，只有DMA
模式0是允许的。模式0支持DMA单次传输中，传输在CPU的总线周期之间进行。
模式1支持multitransfer DMA中，直到发送FIFO中有多个传输是连续进行
被网络LLED 。
5 V电源电压
供应通用
I
写输入。当任一或WR1 WR2是活动的（高或低分别），而ACE被选择时，CPU
允许写入控制字或数据到一个选定的ACE寄存器。只有这些输入中的一个需要传送
在写操作期间的数据;另一个输入必须处于非激活状态被束缚（即WR2接低电平或WR1接高电平） 。
RTS
32 [36]
O
RXRDY
29 [32]
O
罪
SOUT
TXRDY
10 [11]
11 [13]
24 [27]
I
O
O
VCC
VSS
WR1
WR2
40 [44]
20 [22]
18 [20]
19 [21]
XIN
16 [18] I / O外部时钟。 XIN和XOUT的ACE连接到主定时基准（时钟或晶体） 。
XOUT
17 [19]
括号内所示端子编号为FN包。
邮政信箱655303
达拉斯，德克萨斯州75265
5
