TL16C550A
异步通信部件
SLLS057D - 1989年8月 - 修订1996年3月
操作原理
线路状态寄存器（ LSR ）
（续）
D
第2位
.
：该位是奇偶校验错误（ PE）指标。当第2位被置位，则表示该接收到的奇偶校验位
数据字中不LCR （位4）中选择的奇偶匹配。在PE位每次清除
CPU读取LSR的内容。在FIFO模式下，该错误与特定字符有关
在FIFO其所适用的。这个错误被发现时向CPU及其相关联的字符是在顶部
FIFO的。
第3位
：该位是帧错误（ FE ）的指标。当位3被置位，它表示接收到的字符
没有一个有效（套）停止位。 FE位每个CPU读取LSR的内容时清除。
在FIFO模式下，该错误与特定字符的FIFO相关其所适用的。这
错误显露的CPU时，其相关的字符在FIFO的顶部。 ACE的尝试
帧错误后重新同步。为了实现这一点，假定帧错误的原因是
下一个起始位。在ACE那么这个样品起始位两次，然后接受输入数据。
4位
：该位是间隔中断（ BI ）的指标。当4位被置位，则表示该接收到的数据输入
召开明确了比全字的传输时间。一个全字的传输时间被定义为
一开始，数据，奇偶校验位和停止位的总时间。该BI位每次清除CPU读取的内容
在LSR的。在FIFO模式下，该错误与特定字符在FIFO相关联，它
适用。这个错误被发现时向CPU及其相关联的字符是在FIFO的顶部。当
发生中断时，只有0字符被加载到FIFO。单之后的下一个字符传送启用
去标记状态，并接收下一个有效的起始位。
位5：该位是THRE指示器。当THR是空的，表明ACE是准备5位被置
接受一个新的字符。如果THRE中断使能时， THRE位被置位，那么中断
产生的。当THR的内容被传输到发送移位寄存器，THRE置。这
位被清除并发与THR由CPU的负荷。在FIFO模式下，该位被置位时，
发送FIFO为空;当至少1个字节被写入发送FIFO ，它被清零。
第6位：该位是发送器空（ TEMT ）指标。第6位被设置时， THR和TSR都
空。当任一THR或TSR包含一个数据字符时， TEMT位被清零。在FIFO中
模式下，该位被置位时，发送器FIFO和移位寄存器均为空。
第7位：在TL16C550A ，该位总是被清零。在TL16C450模式下，该位被清零。在FIFO中
模式， LSR7是当存在至少一个奇偶校验，成帧或在FIFO打破错误设定。它被清除时，
微处理器读取LSR和有在FIFO中不再出现差错。
D
D
D
D
D
调制解调器控制寄存器（ MCR ）
在MCR是一个8位寄存器，用于控制与一个调制解调器，数据集或外围设备是一个接口
模拟调制解调器。该寄存器的内容被总结在表3中，并在下文中描述
项目符号列表。
D
D
D
位0 ：该位（DTR ）控制数据终端就绪（DTR）输出。设置位0强制DTR输出
其低状态。当第0位被清零时， DTR变为高电平。
位1：该位（ RTS）的控制请求发送（RTS ）输出在相同的位0的控制的方式
DTR输出。
位2：该位（OUT1 ）控制输出1 （OUT1 ）信号，一个用户指定的输出信号，其方式
相同的位0的控制DTR输出。
线状态寄存器仅用于读操作;写入该寄存器不推荐的工厂测试环境之外
位1至4是产生一个接收线路状态中断的错误状态。
26
邮政信箱655303
达拉斯，德克萨斯州75265
