TLV1549C ， TLV1549I ， TLV1549M
10位模拟数字转换器
与串行控制
SLAS071C - 1993年1月 - 修订1995年3月
终端功能
终奌站
名字
ANALOG IN
CS
号
2
5
I / O
I
I
描述
模拟输入。驱动源阻抗应
≤
1 kΩ的。外部驱动源为模拟输入量应
有电流能力
≥
10毫安。
片选。 CS为高电平到低电平的跳变复位内部计数器和控制，使DATA OUT和
I / O最多的建立时间以及内部系统时钟两个下降沿内部时钟。低到高
过渡禁用设置的时间内I / O CLOCK加上内部系统时钟两个下降沿。
这为A / D转换结果的三态串行输出处于高阻抗状态，当CS为高电平，积极
当CS为低电平。用有效的芯片选择，数据输出从高阻抗状态取出，被驱动以
对应于先前的转换结果的MSB值的逻辑电平。我的下一个下降沿/ O
时钟驱动数据输出到逻辑电平对应于下一个最显著位，剩余的位
是为了与LSB上出现的I / O CLOCK的第九个下降沿移出。在第十个下降沿
的I / O CLOCK ， DATA OUT被驱动到低逻辑电平，使得超过10个时钟的串行接口的数据传输
生产零的未使用的LSB 。
接地回路内部电路。除非另有说明，所有的电压测量都是相对于GND 。
输入/输出时钟接收该串行I / O时钟输入，并执行以下三个功能：
1）在I / O CLOCK第三下降沿时，模拟输入电压开始充电的电容器阵列，并
继续这样做，直到I / O CLOCK的第十下降沿。
2）移出的数据从先前的转换数据的其余9位。
3） ，它可以将转换到第十时钟的下降沿的内部状态控制器的控制。
上基准电压值（通常为VCC ）加到REF + 。最大输入电压范围是
通过施加到REF +的电压与施加至REF的电压之间的差来确定。 -
下基准电压值（标称地）被施加到这个REF - 。
正电源电压
数据输出
6
O
GND
I / O时钟
4
7
I
I
REF +
参考=
VCC
1
3
8
I
I
I
详细说明
随着芯片选择（ CS ）无效（高）时， I / O时钟输入最初是禁用和DATA OUT处于高
阻抗状态。当串行接口使CS有效（低电平）时，转换序列开始的
实现了I / O CLOCK和DATA去除的从高阻抗状态。串行接口则
提供了I / O CLOCK序列I / O CLOCK和接收数据从先前的转换结果。
的I / O时钟接收一个输入序列，该序列是10至16个时钟周期长从主机串行接口。
第10个I / O时钟提供采样模拟输入控制时序。
有六个基本串行接口定时模式可以与TLV1549使用。这些模式
如表1所示。由I / O的时钟和CS的操作速度来确定这些模式是：
（ 1 ）快速模式转换之间有10时钟传输和CS无效（高） ， （ 2 ）快速模式下10小时
传送和CS有效（低电平）连续地，（3）快速模式下使用11至16时钟转移和CS无效（高）
传输之间， （ 4）快速模式与16位传输和CS有效（低电平）持续， （ 5 ）慢速模式
在11至16时钟传输和传输之间CS无效（高） ，并用16个时钟传送（ 6 ）慢速模式
和CS有效（低电平）持续。
前一次转换的MSB在CS下降沿出现在DATA OUT的模式1 ，模式3和
模式五，在21个
s
从第十I / O时钟模式2和模式4 ，并按照下降沿
第16时钟模式下降沿6.其余9位被移出上的下九下降沿
I / O CLOCK 。十位的数据被发送到通过DATA OUT主机串行接口。串行数
所用的时钟脉冲也取决于操作模式，但需要至少10个时钟脉冲
转换开始。在第十时钟下降沿，内部逻辑取数据输出低，以确保
其余的位值是零，如果在I / O CLOCK传送大于10个时钟长。
表1列出了操作模式相对于CS， I / O的串行传送时钟数的状态下
可以被使用，并且定时在其上先前转换的MSB出现在输出端。
邮政信箱655303
达拉斯，德克萨斯州75265
3
