位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第962页 > TMX320F2812PGFS > TMX320F2812PGFS PDF资料 > TMX320F2812PGFS PDF资料3第8页
TMS320F2810 ， TMS320F2812
数字信号处理器
SPRS174B - 2001年4月 - 修订2001年9月
引脚功能
表2规定的F2810和F2812器件的信号。所有数字输入是TTL兼容的。所有输出
是3.3 V CMOS电平。输入不是5 V容限。一个20 μA电阻用于上拉/下。
表2.信号说明
名字
XA [18 ：0]
XD [15：0 ]
XMP / MC
XHOLD
XHOLDA
XZCS0
XZCS1
XZCS2
XZCS6AND7
PIN号
I / O / Z
O / Z
I / O / Z
I
I
O / Z
O / Z
O / Z
O / Z
O / Z
O / Z
O / Z
O / Z
I
I
I
I
I
I / O
I / O
I / O
JTAG
TRST
TCK
TMS
TDI
TDO
EMU0
EMU1
I
I
I
I
O / Z
I / O / Z
I / O / Z
PU
PU
PD
JTAG测试逻辑复位
JTAG测试时钟
JTAG测试模式选择
JTAG测试数据输入
JTAG测试数据输出
仿真/测试触发通道0
仿真/测试触发通道1
PU
–
–
PU
PU
PU
–
–
PU
PU
DRIVE
PU / PD§
19位地址总线
16位的数据总线
微处理器/微计算机模式选择
外部DMA请求保留
外部DMA保持应答
0区片选频闪
1区片选频闪
2区片选频闪
6区和7片选频闪
写使能
读使能
读不写选择
输入就绪信号
振荡器输入或时钟发生器输入
振荡器输出
禁用PLL时高
测试模式选择信号
器件复位（中）和看门狗复位（下）
闪存测试信号1
闪存测试信号2
描述
XINTF信号（ 2812只）
产品预览
XWE
XRD
XRNW
XREADY
X1/XCLKIN
X2
XPPLDIS
TESTSEL
XRS
TEST1
TEST2
JTAG和杂项信号的
§ PU =引脚具有内部上拉; PD =引脚有内部下拉
8
邮政信箱1443
休斯敦，得克萨斯州77251-1443
