位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第326页 > TS68882DESC04XA > TS68882DESC04XA PDF资料 > TS68882DESC04XA PDF资料1第22页
在一个协处理器接口的一个关键问题，它允许并行指令的执行是
主处理器和协处理器的通信过程中同步。如果一个之后，又
quent指令被写入TS68882之前CCU的已通过操作数
先前的指令到ECU ，响应指示TS68020 / TS68030到
等待。因此，并行或非并发指令执行的选择是阻止 -
开采上的指令，由指令基础上通过所述协处理器。
一个协处理器总线的传输和任何其他总线的传输之间的唯一区别是
该TS68020 / TS68030发出的功能码，以指示CPU地址空间
在循环过程中（通过TS68000家族处理器产生的功能码
确定八个独立的地址空间） 。因此，存储器映射的协处理器接口
面对寄存器存器没有做吨边缘ü PON的在STRU多人回放或数据的广告空间装扮。前作
TS68020 / TS68030把一个协处理器的ID字段，从所述协处理器指令到
在协处理器3的高位地址线的访问。此ID ，随着
CPU地址空间的功能码，解码在选择八个协处理器1
该系统。
由于协处理器接口协议在总线上的传输完全基于，协议
很容易通过软件仿真时TS68882用作外设与任何亲
处理器能力的内存映射I / O过上TS68000风格总线。当用作用于
外围处理器与8位TS68008或16位TS68000或TS68010 ，所有
TS68882指令由主处理器捕获到一个异常处理程序在exe-
cution时间。因此，处理器的接口协议的软件仿真可以
完全对用户透明。该系统可以通过更换快速升级
与TS68020 / TS68030主处理器无需改动用户的软件。
因为总线是异步的， TS68882不必在相同的时钟速度运行
主处理器。整个系统的性能因此可以被定制。对于应试
PLE ，系统需要非常快的浮点运算相对缓慢的整数
算术可设计成具有一种廉价的主处理器和一个快速TS68882 。
协处理器接口
该TS68000家庭协处理器接口就是TS68882的组成部分和
TS68020 / TS68030的设计，以在两者之间共享的接口的任务。该间
面对的是所有现在和未来TS68000系列产品完全兼容。任务
分配，使得TS68020 / TS68030不具有解码协处理器
指令，然后在TS68882不必重复主处理器的功能，例如
为有效地址的评估。
这种划分提供了指令的正交扩展通过允许设置
TS68882指令，利用所有TS68020 / TS68030寻址模式和成发
吃了执行时间异常陷阱。因此，从程序员的观点中，CPU和共
处理器出现被集成到单一芯片上。虽然大多数的执行
TS68882的指令可以与TS68020 / TS68030的执行重叠
指令，并发共同MP勒特LY transparen吨的程序员。该
TS68020 / TS68030单步骤和程序流（痕量）的模式完全由支持
在TS68882和TS68000家庭共同processorco处理器接口。
而TS68000系列协处理器接口允许协处理器是公交mas-
印机，第（E T） S6 8 8 8 2 NE芦荟卜马云骤河吨他TS 6 8 8 82 EQ ü电子旗下的TS吨小时的吨吨 é
TS68020 / TS68030获取所有的操作数，并保存所有的结果。在这种方式中，所述
TS68020 / TS68030 32位数据总线提供的浮点能操作高速传送
AND和效果的同时简化了TS68882的设计。
22
TS68882
2119A–HIREL–04/02
