图22 。
钟子模块框图
注意：
必须是低漏电电容。
时钟合成器
时钟合成器（图22）可以从一个片上锁相环操作（PLL）的
使用连接之间的EXTAL和XTAL引脚作为参考外部晶振
频率源。 32.768 kHz钟表晶体提供了一个廉价的参考，但
基准晶体频率可以从25任何频率 - 50千赫。外25 -
50千赫的范围，外部振荡器可与芯片上的合成器和VCO可以使用，
或频率，可直接驱动到EXTAL销（从XTAL引脚应保持
浮于这种情况） 。
系统时钟频率可在131 kHz的最大时钟频率
昆西与131 kHz的分辨率。有独立的电源引脚（V
DDSYN
）被用于允许
时钟电路与MCU的其余部分断电时运行，并提供增加的
抗噪声的时钟电路。如果由于某种原因，外部信号被除去
从设备然后时钟合成器将产生其自己的内部时钟信号，以
让设备进入某种错误恢复程序的。这被称为LIMP
模式。产生的时钟频率将不会具有相关联的定时规范但
应该在9兆赫。
芯片选择子模块
典型的微计算机系统需要外部硬件来提供选择信号
外围设备。该MCU以提供集成的片上这些函数
的一体化的更高水平的成本，速度和可靠性的优点。片选显
的NAL也可以编程为输出使能，读或写选通，或IACK信号。
由于初始化软件可能会驻留在内存中的外围器件所
通过片选电路受控，一个CSBOOT寄存器提供了默认的复位值
支持引导操作。
片选子模块支持以下可编程特性：
40
TS68332
2118A–HIREL–03/02
