茂矽
数据输出操作
该V53C8258H输入/输出被控制
OE ， CAS，WE
和
RAS 。
A
RAS
低转换
使数据的传送和从
选择的行地址中的存储器阵列。一
RAS
高转换禁止数据传输和锁存器
输出数据，如果输出使能。经过
存储器周期开始于一个
RAS
低过渡，
a
CAS
低转换或
CAS
低电平使
内部I / O路径。一
CAS
高转换或
CAS
高级别禁用I / O路径和输出驱动器
如果已启用。一
CAS
低跳变时
RAS
is
高对I / O数据路径还是在没有影响
输出驱动器。输出驱动器，当否则
使能时，可以通过保持被禁用
OE
HIGH 。该
OE
信号具有存储在任何数据没有影响
输出锁存器。一
WE
低水平也可以禁用
输出驱动器时，
CAS
是低的。在写
周期，如果
WE
变低，在一个时间中，相对于
CAS
这通常会导致输出为
活性，就必须使用
OE
禁用
输出驱动器之前
WE
低过渡到允许
数据建立时间（T
DS
）得到满足。
V53C8258H
表1. V53C8258H数据输出
操作各种周期类型
周期类型
读周期
CAS-控制
写
周期（早期写）
WE-控制
写
周期（晚写）
读 - 修改 - 写
周期
EDO读周期
EDO写周期
（早期写）
EDO读 - 修改 -
写周期
RAS-只
刷新
CAS先于RAS
刷新周期
CAS-只
周期
I / O状态
自寻址数据
记忆细胞
高-Z
OE
控制。高
OE
=高阻的I / O
自寻址数据
记忆细胞
自寻址数据
记忆细胞
高-Z
自寻址数据
记忆细胞
高-Z
数据保持在
前一个周期
高-Z
POWER- ON
应用在V后
CC
供给，初始
200暂停
s
需要后面的最小
8初始化周期（周期的任意组合
含
RAS
时钟） 。八初始化周期
需要偏见长时间后不
钟表（大于刷新间隔） 。
在上电时， V
CC
当前需求
该V53C8258H依赖于输入电平
RAS
和
CAS 。
If
RAS
低在上电时，
设备将进入一个活跃周期，我
CC
将展出
电流瞬变。所以建议
RAS
和
CAS
跟踪与V
CC
或在一个有效的V举行
IH
中
上电，以避免电流浪涌。
V53C8258H 1.4修订版1997年2月
16
