茂矽
自我刷新周期波形（可选）
t
RP （3）
RAS
V
IH
V
IL
t
RPC （48）
t
RPC （48）
t
CP （43）
UCAS ， LCAS
V
IH
V
IL
V
IH
V
IL
t
企业社会责任（ 47 ）
t
CHD （ 57 ）
t
CHS（ 56）
t
RASS （54）
t
RPS （ 57 ）
V53C808H
地址
I / O
V
OH
V
OL
开放
WE
V
IH
V
IL
OE
V
IH
V
IL
808H-17
功能说明
该V53C808H是CMOS动态RAM opti-
得到优化的高数据带宽，低功耗应用
系统蒸发散。它在功能上类似于传统的
动态RAM 。该V53C808H读取和写入
数据由复用的20位的地址转换成10位
行和一个10位的列地址。行地址
由行地址选通（RAS）的锁存。该
列地址“流经”内部地址
缓冲液和由列地址选通锁存
（ CAS ） 。由于访问时间主要取决于
上的有效列地址，而不是精确的
中科院边缘发生时，从延迟时间时间
RAS到CAS对访问时间的影响不大。
读周期
一个读周期是通过保持执行写
使能（ WE）信号高一个RAS中/ CAS操作
化。列地址必须保持一个迷你
妈妈用t指定
AR
。数据输出成为唯一有效的
当T
OAC
, t
RAC
, t
CAA
和T
CAC
都是satisifed 。如
结果是，存取时间是依赖于定时
这些参数之间的关系。对于应试
的PLE ，存取时间为t不限
CAA
当T
RAC
,
t
CAC
和T
OAC
都不满意。
写周期
写周期是由我们采取和执行
一个RAS操作过程CAS低。列AD-
礼服是由中科院锁定。写周期可以
我们控制或根据CAS控制
无论我们或CAS后下降。因此，该
输入数据必须是有效的或下降沿之前
WE或CAS的，以先到为准最后。在CAS-
控制的写周期中，当所述前缘
我们之前CAS低跳变时， I / O时
数据引脚将在高阻状态开始
的写入功能。结束与RAS或写
中科院将保持在高阻态输出。
在我们控制的写周期， OE一定要在
高态，t
OED
必须得到满足。
存储周期
内存循环是通过将RAS低启动。
任何存储周期，一旦开始，一定不能最终
ED或最小吨前中止
RAS
时间已经EX-
pired 。这可确保器件正常工作和
数据的完整性。一个新的周期不能开始，直到
最小预充电时间t
RP
/t
CP
是否已经过去。
V53C808H 1.5修订版1998年4月
14
