产品预览
WM8750L
测试条件
DCVDD = 1.42V ， DBVDD = 3.3V ， DGND = 0V ，T
A
= + 25℃ ，从模式， FS = 48kHz的， MCLK = 256fs ， 24位数据，除非
另有说明。
参数
音频数据输入时序信息
从BCLK下降沿ADCLRC / DACLRC传播延迟
从BCLK下降沿ADCDAT传播延迟
DACDAT设置时间BCLK上升沿
从BCLK上升沿DACDAT保持时间
t
DL
t
DDA
t
DST
t
DHT
10
10
10
10
ns
ns
ns
ns
符号
民
典型值
最大
单位
o
音频接口时序 - 从模式
t
BCH
BCLK
t
BCY
DACLRC /
ADCLRC
t
DS
DACDAT
t
DD
ADCDAT
t
DH
t
LRH
t
LRSU
t
BCL
图3数字音频数据时序 - 从模式
测试条件
DCVDD = 1.42V ， DBVDD = 3.3V ， DGND = 0V ，T
A
= + 25℃ ，从模式， FS = 48kHz的， MCLK = 256fs ， 24位数据，除非
另有说明。
参数
符号
民
典型值
最大
单位
音频数据输入时序信息
BCLK周期时间
BCLK脉冲宽高
BCLK脉冲宽度低
ADCLRC / DACLRC设置时间到BCLK上升沿
从BCLK上升沿ADCLRC / DACLRC保持时间
从BCLK上升沿DACDAT保持时间
从BCLK下降沿ADCDAT传播延迟
注意：
BCLK的周期应该总是大于或等于MCLK周期。
t
BCY
t
BCH
t
BCL
t
LRSU
t
LRH
t
DH
t
DD
50
20
20
10
10
10
10
ns
ns
ns
ns
ns
ns
ns
o
PP版本1.77 2003年5月
13
