XC4000 ， XC4000A ， XC4000H逻辑单元阵列家族
Q3
Q2
Q1/Q4
DONE
IN
启动
*
*
1
0
GSR ENABLE
GSR反转
STARTUP.GSR
STARTUP.GTS
GTS反转
GTS ENABLE
0
1
Q
S
R
IOB的运算每个配置
全局设置/复位的
所有CLB和IOB触发器
*
*
*
*
控制下的启动符
用户
用户
在
NET
原理图（见
库指南）
NET USER
全球3国的所有的IOB的
*
1
0
1
0
DONE
＆ QUOT ; FINISHED ＆ QUOT ;
使边界
SCAN ，回读
控制振荡器
Q0
Q1
Q2
Q3
Q4
满
长度计数
S
K
Q
D
K
Q
D
K
Q
01
0
1
M
D
K
Q
D
K
Q
*
CLEAR MEMORY
CCLK
STARTUP.CLK
NET USER
0
1
M
*
图22.启动逻辑
*
选择用户"MAKEBITS "配置位选项
X1528
在XC2000 ， XC3000 ， XC4000 familiies的所有Xilinx FPGA
使用兼容的比特流格式，并可以，因此，要
连接成菊花链中的任意序列。那里
然而，一个限制。领先的设备必须属于
最高的家族链。如果链中包含
XC4000器件，主不能为XC2000或
XC3000器件;如果菊花链中含有DE- XC3000
恶习，主人不能是XC2000器件。该
之所以这样规则示于图21上的前一
页。因为在链中的所有设备都存储相同的长度
计值，并产生或接收一个共同的SE-
CCLK脉冲quence ，他们都承认长度数
匹配在同一CCLK的边缘，如示于左侧
图21.边缘的主设备会再开车
额外的CCLK脉冲，直到它到达它的终点F.
不同的家庭产生或需要不同的num-
额外的CCLK脉冲的BER ，直到他们到达F.
未达到F表示该设备并没有真正完成
它的配置，虽然DONE可能已经偏高时，
输出开始活跃，内部复位，
释放。用户可以在相对有所控制
这些事件的时序，因此可以，请确保
发生早期，足量。
但是，对于XC4000 ，没有达到F表示该READBACK
不能启动，大部分边界扫描指令
不能used.This限制已经critized由设计 -
ERS谁想要在外设使用廉价的铅设备
ERAL模式和具有的更珍贵的I / O引脚
XC4000器件的所有可用的用户I / O 。这里是一个
解决方案的情况下。
一个CLB和一个IOB中的铅XC3000器件均采用
以产生所要求的额外的CCLK脉冲
XC4000器件。当铅设备移除
内部复位信号，在2位的移位寄存器响应
它的时钟输入，并产生一个低电平有效输出信号
为随后的时钟周期的持续时间。一个外部
这个输出与CCLK之间最终连接从而造成
2-30
