初步信息
21850J / 2000年0月
AMD-K6
-2处理器数据手册
在AMD- K6-2处理器使用解码器来组合
转换的x86指令转换成RISC86操作。硬件
由三组译码器，两个平行的短解码器，
一个长解码器，以及一个矢量解码器。的平行二
短解码器转换的最常用的86
指令（移动，转移，分支， ALU ， FPU ）和
扩展的x86指令集（包括MMX和
支持3DNow ！指令）到零个，一个或两个RISC86操作
每一个。短期解码器只对x86指令进行操作的
高达7个字节长。此外，它们被设计成
decodeuptotwox 8 6 instructionsperclo CK 。牛逼 ê
通常使用的是大于7的x86指令
字节，但不超过11个字节长，并且半常用
这是长被处理多达7个字节的x86指令
长解码器。
长解码器只执行每时钟周期一个解码和
产生多达四个RISC86操作。所有其他的翻译
（复杂指令，序列化的条件下，中断和
异常，等等）由矢量的组合处理
解码器和RISC86操作序列从提取
片上ROM 。为复杂的操作，该矢量译码器逻辑
提供所述第一组RISC86操作和一个向量（初始
ROM地址），以进一步RISC86动作的顺序。该
相同类型的RISC86操作都从ROM作为取
那些由硬件解码器所产生的。
注意：
虽然所有三组的解码器的同时被馈送的
的指令缓冲器的内容复制中，只有一个的三
类型的解码器的过程中的任何一个译码时钟被使用。
解码器或片上RISC86 ROM总是产生一个
组四个RISC86操作。对于解码，可以不填
整个集团有四个RISC86操作， RISC86 NOP
操作被放置在分组的空位置。为
例如，长解码x86指令转换到仅
3 RISC86操作是填充用一个RISC86 NOP
操作，然后传递给调度器。多达六组或
24 RISC86操作可以被放置在调度的时间。
所有的公共和一些不常见的，浮点
指令（也称为ESC指令）是硬件
解码短解码。这个解码生成RISC86
浮点运算和任选地，一个相关
浮点加载或存储操作。浮点或ESC
第2章
内部架构
13
