初步信息
21850J / 2000年0月
AMD-K6
-2处理器数据手册
预解码
逻辑
32 - K字节的Level-一个指令缓存
64项ITLB
20 KB的缓存预解码
16字节取
平一个缓存
调节器
分支逻辑
多指令解码器
86至RISC86
四RISC86
解码
（ 8192项BHT ）
（16项BTC ）
（16项RAS ）
100兆赫
Super7
公共汽车
接口
外的订单
执行引擎
六RISC86
操作问题
调度
卜FF器
（ 24 RISC86 ）
指令
控制单元
负载
单位
商店
单位
注册X功能单元
整数/
Multimedia/3DNow!
寄存器Y功能单元
整数/
多媒体/支持3DNow ！
FPU
支
单位
商店
队列
32 - K字节的Level-一个双端口数据Cache
128项DTLB
图1. AMD- K6
-2处理器框图
解码器。
的x86指令解码时开始
片上指令缓存填充。预解码逻辑决定
在逐字节的基础的x86指令的长度。这
P重新decodein FO rmationissto重新研发， alongwiththex 8 6
指令，在指令高速缓冲存储器，将在后面的使用
解码器。解码器转换上的即时，没有额外
延迟，高达每时钟2 x86指令到RISC86
操作。
注意：
在本章中， “时钟”指的是处理器的时钟。
在AMD- K6-2处理器归类x86指令分为三
类型的解码短，长，向量。该解码器的过程
任两短一长，或一次一个矢量解码。该
三种类型的解码器具有以下特征：
s
小于或等于7短解码- x86指令
长度字节
s
小于或等于11长解码- x86指令
长度字节
s
矢量解码复杂的x86指令
第2章
内部架构
7
