MYSON
技术
RMII / MII端口接口引脚
名字
TXD4_3
TXD4_2
TXD4_0
TXD4_1
COL4
CLK25M
引脚数
19
20
22
21
18
109
MTD505
（初步）
I / O
说明
端口4 MII传输数据bit_3 。在RMII模式下，该引脚不使用。
O
O
O
I
O
端口4 MII传输数据bit_2 。在RMII模式下，该引脚不使用。
接口4 RMII / MII发送数据而Bit_0 。
接口4 RMII / MII发送数据bit_1 。
端口4 MII碰撞的输入。
在RMII模式下，该引脚不使用。
端口4 MII 25MHz的时钟输出。
SGRAM / SDRAM接口引脚
名字
AD [ 8：0]
引脚数
59,60,61,62,
65,66,67,68,
69
I / O
说明
O存储器的行/列地址总线输出
AD [ 7：0]是行/列地址[ 7：0] 。
DQ [31：0 ]
AD [ 8] ：该引脚应连接到SGRAM / SDRAM MSB地址位。
38~42,45~55
I / O存储器数据总线
,78~80,
83~95
75
76
77
73
74
70
57
O
O
O
O
O
O
O
SGRAM / SDRAM行地址选
SGRAM / SDRAM列地址的选择
SGRAM / SDRAM写使能
SGRAM / SDRAM银行选择
存储器片选0
存储器片选1
内存时钟输出。
RASB
CASB
WEB
BA
CS0B
CS1B
MEMCLK
注： SGRAM / SDRAM存取时间： 10纳秒（最大）
LED接口引脚
名字
LEDDATA
[7:0]
引脚数
I / O
I / O
说明
LED数据输出。
这些LED引脚使用报告端口0 7链接/接收活动状态
LEDCLK1频闪，报告和数据包缓冲器利用现状使用
LEDCLK2频闪。
LEDDATA [0]
100,101,102,
103,104,105,
106,107
[1] [2] [3]
[4] [5]
[6]
---
[7]
---
LEDCLK1 LR0 LR1 LR2 LR3 LR4 ---
LEDCLK2 Uti0 Uti1 Uti2 Uti3 Uti4 ---
注意：
LRN ：是指每端口“ Link_RxAct状态。
s
Uti0 ：5％， Uti1 ：10％， Uti2 ：20％， Uti3 ：35％ ， Uti4 ： 50以上。
BFull ：缓冲区快满了报警信号。
Mfail ：在测试失败外部存储器POER 。
BFull MFail
5/19
MTD505修订1.2 14/04/2000
