MYSON
技术
3.11端口中继
MTD505
（初步）
该端口聚合功能，也可以通过VLAN的寄存器来实现。一个Trunk端口隔离
分组发送和从其他中继端口，用于执行逻辑干线拓扑接收。
非中继端口应当只选择一个中继端口，用于发送，从而可以实现负载的天平
ancing和维护报文的序列。
3.12存储器接口
1M字节的存储器（ 256K32 ×1）和2 - 二种外部存储器接口，可通过用户选择
兆字节（ 256K32 ×2或512K32 ×1） 。最大2M字节的外部存储器可用于包缓冲的
化工e圈。 “ -10 ”速度SGRAM / SDRAM器件的等级建议报告。下面的表是
SGRAM应用引脚连接：
内存类型
256K32
256K32
512K32
内存
芯片无
x1
x2
x1
A[8]
A8
A8
A9
CS0B
CS0B
CS0B
CS0B
CS1B
NC
CS1B
A8
3.13内部MII寄存器接取与控制
该MTD505支持2个串行引脚（ SDIO / SDC）的内部寄存器接取和控制;详细
注册信息列在第4.0节（内部MII寄存器） 。
3.14 LED显示屏
该MTD505使用10引脚到输出2种LED显示屏 - LEDDATA [7： 0]， LEDCLK1 ， LEDCLK2 。
使用LEDCLK1上升沿， LEDDATA [ 7 ： 0 ]报告PORT7 0链接/接收活动领导地位。运用
LEDCLK2上升沿， LEDDATA [4 ：0]的报告包缓冲器利用率的评价，并LEDDATA [7]报告
外部存储器的测试结果（电源复位后， MTD505会自动检测外部SDRAM ） ， LED-
DATA [ 6 ]报道缓冲区快满报警信号。
4.0内部寄存器MII
该MTD505工具
10
全球MII寄存器和4％端口寄存器，定义如下表：
表1.信息产业部 egister s
全球寄存器
REG
NO
0
位
名字
CtlReg0
读/写
读/写
说明
控制寄存器0
位[0] = 1 -->交换机端口寄存器0
比特[1] = 1 -->切换到端口1的寄存器
比特[2 ] = 1 -->切换到端口2的寄存器
比特[3 ] = 1 -->切换到端口3的寄存器
8-0
位[4 ] = 1 -->切换到端口4的寄存器
位[5] =保留
位[6] =保留
位[7] =保留
12-9
15-13
1
CtlReg1
位[8 ] = 1 -->切换到全局寄存器
扫描模式选择3-0
扫描端口选择
读/写
控制寄存器1
12/19
默认
9’
h100
16’
h3084
MTD505修订1.2 14/04/2000
