P L I M I N A R
CLK
1
FRAME
2
3
4
5
6
7
8
9
10
AD
ADDR
数据
C / BE
CMD
BE
PAR
PAR
PAR
PERR
IRDY
TRDY
DEVSEL
21510D-15
图10.从周期数据奇偶校验错误响应
主总线接口单元
主总线接口单元（ BIU ）控制一次采集
PCI总线的习得和所有访问了初始化
灰块，描述符环，并接收和
发送缓冲存储器。表4示出的使用
PCI的Am79C973 / Am79C975控制 - 命令
LER在主模式。
表4.主站命令
C[3:0]
0000
0001
0010
0011
0100
0101
命令
打断
应答
专门的自行车
I / O读
I / O写
版权所有
版权所有
阅读的初始化
块和描述符
吊环
阅读发射
缓冲器在非突发模式
写描述符
环和向所述接收
卜FF器
利用
未使用
未使用
未使用
未使用
表4.主命令（续）
C[3:0]
1001
1010
1011
1100
1101
1110
1111
命令
版权所有
配置读取未使用
配置写入
存储器读
多种
未使用
阅读发射
缓冲区突发模式
阅读发射
缓冲区突发模式
未使用
利用
双地址周期未使用
存储器读线
存储器写
废止
总线采集
该Am79C973 / Am79C975微将确定
当DMA传输应开始。在第一步骤
在任何Am79C973 / Am79C975总线主控器传送到
获得总线的控制权。这个任务是由处理
在BIU中的同步逻辑。公交车保有量再
quested与REQ信号和所有权授予
通过在GNT信号的仲裁者。
图11示出了Am79C973 / Am79C975控制器
总线采集。 REQ被确认和重新仲裁
原来GNT而另一个总线主机转移
数据。该Am79C973 / Am79C975控制器等待，直到
总线处于空闲状态（ FRAME和IRDY无效）前
0110
存储器读
0111
1000
存储器写
版权所有
46
Am79C973/Am79C975
