P L I M I N A R
表51 。
符号
t1
t2
t3
t4
t5
t6a
t6b
t7
t8
t9
t10
t11
t12
t13
CPUCLK期
CPUCLK脉冲宽度低
CPUCLK脉冲宽度高
从CPUCLK ADS延迟
本地总线接口（见图40）
初步
笔记
民
14
7
7
3
5
2
2
2
0
5
0
7
0
5
0
20
15
23
20
18
12
5
26
5
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数说明
A [ 23-1 ] BLE ， BHE ，W / R ，D / C ，从CPUCLK M / IO延迟
LDEV的地址或控制有效（非零等待状态）
LDEV的地址或有效控制（零等待状态）
LRDY从CPUCLK有效
从CPUCLK LRDY高阻抗
从CPUCLK CPURDY延迟
从CPUCLK CPURDY高阻抗
D15 -D0设置为CPUCLK （读）
从CPUCLK D15 -D0保持（读）
D15 - D0有效的CPUCLK （写）
98
ELAN SC310单片机数据表
