FM3808
必须保持高电平至少最小预充电
时序规范。用户决定开始
此操作，因为预充电不会开始，直到
/ CE上升。然而，该装置具有一个最大/ CE的
低电平时间规范，必须满足。
31座
BLOCK 30
FFFFH
FC00h
FBFFh
F800h
F7FFh
内存架构
FRAM存储器内部有一个读操作和
恢复机制。因此，每次读写
周期包括状态的改变。内存
结构是基于行的阵列上，并
列。每次访问会导致耐力周期
整个32位的行（4个字节）。存储器阵列是
分为32个块，每个块1Kx8 。 5上
地址线解码的块选择，如图
针对显著不同的图6.数据
周期的数目应设在单独的
由于内存块行不跨块扩展
边界。
1Kx8的每个块包括256行和4
列地址的位置。的地址线A0 -A7
解码行选择和A8 -A9线解码列
选择。这个方案有利于相对均匀
分布在整个块中的行周期。通过
允许地址的LSB解码行选择，
用户避免了应用多个循环以相同的
顺序访问数据时行。例如，
256字节可以不按顺序访问
访问同一行的两倍。在本例中， 1
周期将被施加到每一行。一个完整的块
1Kx8的可读取或写入只有四个周期
施加到每一行。图7示出了
一个存储器块内的组织。
29座
28座
F400h
F3FFh
F000h
3座
BLOCK 2
1座
块0
0FFFh
0C00h
0BFFh
0800h
07FFh
0400h
03FFh
0000h
图6.地址块
A9-A8
11b
排252
253行
排254
排255
4座
A14-A10
00100b
行0
第1行
第2行
第3行
10b
01b
00b
A0-A7
00h 01h 02h 03h
FCH外佣在FEh FFH
图7.行和列组织
版本1.1
2003年5月
第16页28
