可编程逻辑器件5256VE

在系统可编程

3.3V超宽高密度PLD

特点

第二代超宽高密度

在系统可编程逻辑器件

3.3V电源

- 用户可选择3.3V / 2.5V的I / O

- 12000 PLD盖茨/ 256宏单元

- 高达144 I / O引脚

- 256寄存器

- 高速全球互联

- 超长通用逻辑块（ 32宏单元）

最佳性能

- 超宽输入门控（ 68输入），用于快速

计数器，状态机，地址解码器等。

- PCB高效的球栅阵列（ BGA ）封装选项

- 接口与标准5V TTL器件

高性能ê

2

CMOS

技术

—

f

最大

= 165 MHz的最高工作频率

—

t

pd

= 6.0 ns的传播延迟

- TTL / 3.3V / 2.5V兼容输入阈值和

输出电平

- 电可擦除和可重复编程

- 非易失性

- 可编程的速度/功率逻辑路径优化

在系统可编程

- 提高生产良率，减少时间用于─

市场和提高产品质量

- 重新编程锡焊设备的快速调试

100 ％的IEEE 1149.1边界扫描可测试性和

3.3V在系统可编程

架构特性

- 增强的引脚锁定结构与单

级别全球路由池和超宽GLBs

- 环绕型乘积项共享阵列支持

多达35个产品条款每个宏单元

- 宏单元支持并发组合和

注册函数

- 宏单元寄存器具有多种控制

选项，包括设置，复位和时钟使能

- 四个专用时钟输入管脚加宏单元

产品期限钟

- 可编程I / O支持可编程总线

抱，拉，开漏和压摆率选项

- 四个全球产品期限输出使能，二

全球OE引脚和每一个乘积项OE

MACROCELL

ispDesignEXPERT - 逻辑编译器和COM-

完整的ISP 装置的设计系统免受高密度脂蛋白

合成THROUGH在系统编程

- 业绩卓越的品质

- 紧密集成了领先的CAE供应商工具

- 提高生产率的时序分析，探索

工具，时序仿真和ispANALYZER

- PC和UNIX平台

功能框图

输入总线

通用

逻辑块

输入总线

通用

逻辑块

边界

扫描

接口

通用

逻辑块

通用

逻辑块

输入总线

输入总线

全球路由池

（ GRP ）

通用

逻辑块

通用

逻辑块

输入总线

输入总线

通用

逻辑块

通用

逻辑块

输入总线

输入总线

可编程逻辑器件5000VE说明

在系统可编程逻辑器件5000VE系列的系统内可编程

高密度的逻辑器件是基于通用逻辑

32个注册的宏单元和单块（ GLBs ）

全球路由池（ GRP ）结构互连

GLBs 。

从GLBs输出驱动的全球路由池

在GLBs之间（ GRP ） 。交换资源是亲

单元提供了可在全球路由池信号，以驱动

任何或所有设备中的GLBs 。这种机制允许

整个装置快速，高效的连接。

每个GLB包含32个宏单元和一个完全填充，

可编程与阵列160的逻辑乘积项

和三个额外的控制产品方面。该GLB有68

从全球路由池投入其中可用

在这两个真实的补充形式，每一个产品的术语。

在160个乘积项被分组为32套5和

送入一个乘积项共享阵列（ PTSA ），这

允许分享的最多35个乘积项为

一个单一的功能。可替换地， PTSA可以是逐

通过对五个方面的产品或更小的功能。该

三个额外的乘积项被用于共用控制：

复位，时钟，时钟使能和输出使能。

2001莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有

更改，恕不另行通知。

莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA

电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com

2001年4月

5256ve_08

1