MAX 7000可编程逻辑器件系列数据手册
图12. MAX 7000时序模型
内部输出
使能延迟
t
IOE
(1)
输入
延迟
t
IN
PIA
延迟
t
PIA
全局控制
延迟
t
GLOB
逻辑阵列
延迟
t
LAD
注册
控制延迟
t
LAC
t
IC
t
EN
SHARED
扩展延迟
t
SEXP
快
输入延迟
t
F I
(1)
并行
扩展延迟
t
PEXP
注册
延迟
t
SU
t
H
t
PRE
t
CLR
t
RD
t
梳子
t
前苏联
t
FH
产量
延迟
t
OD1
t
OD2
(2)
t
OD3
t
XZ
t
X1
t
X2
(2)
t
X3
(1)
I / O
延迟
t
IO
注意事项：
(1)
(2)
只有在MAX 7000E和MAX 7000S设备可用。
不适用于44引脚器件。
任何信号路径的时序特性可以从导出
定时模型和特定的设备的参数。外部定时
参数，它代表引脚至引脚时序延迟，可以计算
作为内部参数的总和。
图13
显示了内部定时
内部和外部的延时参数的关系。
f
欲了解更多infomration ，请参阅
应用笔记94 （了解MAX 7000
定时） 。
26
Altera公司。
