当DSYNC命令发出，过滤器计数器复位
上的DSYNC命令的最后一个SCLK的边缘。该
调制器保持在复位状态，直到SCLK的下边缘
检测到。同步发生的下一个上升沿
在DSYNC后的第一SCLK后，系统时钟
命令。一个DSYNC操作之后，
DRDY
被拉高
直到有效数据已准备就绪。
CON组fi guration
注册
16个字节
格局
MUX
ACR
IDAC1
IDAC2
ODAC
DIO
DIR
DEC0
M/DEC1
OCR0
OCR1
OCR2
FSR0
FSR1
FSR2
内存
128字节
BANK 0
16个字节
RESET
有三种方法复位ADS1217 ：中
RESET
输入，复位命令，和一个特殊的SCLK输入巳
燕鸥。当使用
RESET
输入时，把它LOW强制
复位。请务必遵循最小脉冲宽度时间
服用前规格
RESET
输入背高。另外，
避免毛刺
RESET
输入因为它们可能会
意外复位。复位命令后，需要所有生效
8位数据移入DIN 。之后，复位
自动释放。该ADS1217还可以与复位
在SCLK的特定模式，参见时序图。重置
发生在最后的SCLK边缘的图案的下降沿
（对于POL = 0）。此后，复位释放自动。
2银行
16个字节
POWER- UP电源电压上升速率
上电复位电路被设计成容纳
数字供电升温速率为1V / 10ms的慢。为了确保
正常运行时，电源应急剧单调。
7银行
16个字节
内存
两种类型的存储器上使用了ADS1217 ：寄存器
和RAM 。 16个寄存器直接控制的各种功能
（PGA ， DAC值，抽取率等），并且可以直接
读出或写入。总的来说，该寄存器包含所有的
所需的信息来配置部分，如数据
格式， MUX设置，校准设置，抽样率，
等附加的寄存器，如输出数据时，在访问
通过专门的指令。
图5.存储器结构。
该内存提供了八个“银行” ，与银行组成的
16个字节。 RAM的总大小是128字节。副本
寄存器和RAM之间的银行进行
的基础。此外，该RAM可直接读出或通过书面
在上电时的串行接口。银行允许独立
存储的设置为每一个输入。
RAM地址空间是线性的，因此访问RAM
是通过使用一个自动递增的指针。访问RAM
在整个存储器映射可以做到连续地与 -
出不必单独处理每个银行。例如，
如果你当前访问的银行0偏移量0F
H
（最后
银行0 ）的位置，接下来的访问将是银行1
胶印00
H
。银行7和偏移0F后的任何访问
H
将包装
回到Bank 0和偏移量00
H
.
虽然寄存器组内存是线性的，概念
寻址的装置还可以在以下方面认为
银行和偏移地址。纵观线性和银行
解决语法，我们有以下的比较：在
线性存储器映射，地址14
H
等同于银行
1和offset 04
H
。简单地说，最显著四个位
代表银行，和最显著四位表象
发送的偏移。偏移量是等同于寄存器
解决了内存不足的银行。
寄存器组拓扑
该设备的操作被设置为通过个别
寄存器。该组的配置所需要的16个寄存器
装置被称为一个寄存器组，如图5 。
读取和写入的寄存器和RAM发生在一个字节
的基础。然而，寄存器和RAM之间发生的副本
在一家银行的基础。 RAM是独立的寄存器中;
也就是说， RAM可以用作通用RAM 。
该ADS1217支持八个模拟任意组合
输入。有了这种灵活性，该装置可以很容易地支持
每个输入通道八个不同的配置-之一。为了
促进这一类型的使用，八个独立的寄存器组
是可用的。因此，每个配置可以写成
一次，回忆起根据需要，无需连续
重发的所有配置数据。校验和命令
也被包括在内，这可以用来验证的完整性
内存。
ADS1217
SBAS260B
www.ti.com
15
