AD668
把一个锁存时钟脉冲上板，其相对的边缘IN-
evitably产生大量毛刺，即使当DAC是不
应该被改变的代码。
数据倾斜
cient防止尖峰脉冲AD668 ，但大多数都是混合动力的设计
在成本可以是令人望而却步。高性能，低成本
在图27所示的另一种方法是利用高离散的SHA
高速单片运算放大器和高速DMOS FET开关。
S / H
R12
1.6k
这个SHA电路采用反相积分器的体系结构。该
该AD668一样，它的许多较慢的前辈，从根本上
采用AD841运算放大器（ 300 MHz的增益带宽
所使用的每个数字输入线到开关的单独的加权电流
产物）被制造在同一高速处理的
租来的任何输出（I
OUT
）或一些其它节点（模拟
AD668 。由100所形成的时间常数
电阻器和所述
COM ） 。如果输入位不同时改变，或者如果
100 pF的电容决定了采集时间，并带
不同的DAC的比特以不同的速度，那么DAC的切换
限制输出信号，以消除转换引起的失真。
输出电流将暂时承担
R1
一些不正确的值。
R2
这种效果是特别麻烦的“进位点”
100
13
12
100
离散的驱动电路被用于以达到最佳性能
A
输入
其中， DAC输出是仅由一个LSB的顺序，但sev-改变
从SD5000四DMOS开关。此开关驱动单元
14
中的较大的电流源全部擦除必须切换到
11
认识到这一点
is
C
HOLD
的MPS571 RF NPN晶体管和MC10124组成
改变。数据偏移可以让DAC输出
16
移动子
to
9
TTL到ECL翻译。使用这种技术提供了
100pF
15V
迈向全面stantial量
+
规模或零（取决于
高速和用于SD5000高度对称的驱动信号
偏斜的方向上） ，只有当
D1
小的过渡是需要的。
a
开关。所述开关被布置在一个单掷双
IN4735
十分注意在AD668的设计和布局
极（单刀双掷）的配置。 360 pF的“反激”电容
+ 5V
确保DAC开关的切换时间symmetri-
4
在保持模式切换到运算放大器的求和点
R5
校准和长度
R4
输入数据线短和良好
AD841
保持从馈送到输出开关瞬变。这
该
产量
to
10
360
360
匹配。毛刺敏感的用户应该是同样勤奋
5
在采样模式电容接地，以尽量减少其影响
(2)
9
R3
有关减少在AD668的输入数据歪斜，
8
particu-
在采集时间。
MPS 571
5
2
100
MC
是对于4个或5个最显著
R9
这可以通过以下方式实现
位。
R10
6
5
R6
R7
10124
用于高速限变电路布局几乎一样重要
249
249
169
R8 169
6
使用
4
正确的逻辑家庭和栅极驱动DAC和
4
C
FILT
该
510
16 8
3
保持纪录输出和之间的互连线
360pF
设计本身。图28示出了所建议的布局
1
的去毛刺细胞的双面印刷电路板。该
– 5V
DAC输入短
5V
以及匹配越好， particu-
–
和
–
位。
布局非常紧凑，小心考虑所有关键信号
是对于最显著
15V
前6位为
路径很短。
– 5V
从相同的闩锁片从动如果锁存器被使用。
– 15V
在AD668的波形生成应用程序的性能
去毛刺用于精密波形
R11
与使用这去毛刺的方法有很大的提高。高峰
GENERATION
20k
谐波和无杂散动态范围通常main-
有
到引脚2
可提供规格suffi-高速的SHA
tained在-70 dB到-75 dB的与更新速率高达10 MHz 。
SD5000
C1
0.039F
REV 。一
–15–
