集成
电路
系统公司
ICS8524
L
OW
S
KEW
, 1-
TO
-22
D
。微分
-
TO
-HSTL F
ANOUT
B
UFFER
测试条件
PCLK ， nPCLK
PCLK ， nPCLK
V
DD
= V
IN
= 3.465V
V
DD
= 3.465V, V
IN
= 0V
-150
0.3
1
V
DD
最低
典型
最大
150
单位
A
A
V
V
T
ABLE
4D 。 LVPECL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
=0°C
TO
85°C
符号
I
IH
I
IL
V
PP
参数
输入高电流
输入低电平电流
峰 - 峰值输入电压
共模输入电压;注： 1 ， 2
GND + 1.5
V
CMR
注1 ：共模电压定义为V
IH
.
注2 ：对于单端应用，最大输入电压为PCLK和nPCLK为V
DD
+ 0.3V.
T
ABLE
4E 。 HSTL DC
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
=0°C
TO
85°C
符号
V
OH
V
OL
V
OX
参数
输出高电压;注1
输出低电压;注1
输出电压交叉;注2：
测试条件
最低
1.0
0
40
0.6
典型
最大
1.4
0.4
60
1.1
单位
V
V
%
V
V
摇摆
峰至峰输出电压摆幅
注1 ：输出端接50
到地面。
注2 ：定义的相对于输出电压摆幅在给定的条件。
T
ABLE
5. AC - C
极特
,
V
DD
= 3.3V±5%, V
DDO
= 1.8V ± 0.2V ，T
A
=0°C
TO
85°C
符号
f
最大
t
PD
参数
输出频率
传播延迟;注1
输出偏斜;注2： 4
帕吨至帕吨倾斜;注3，注4
缓冲添加剂相位抖动， RMS ;
参考相加相位抖动节
输出上升/下降时间
建立时间
保持时间
输出占空比
≤ 133MHz的
1.7
测试条件
最低
典型
最大
500
2.7
80
700
0.04
20 ％至80％
300
1.0
0.5
49
51
52
700
单位
兆赫
ns
ps
ps
ps
ps
ns
ns
%
%
t
SK （ O）
t
SK （PP）的
t
JIT
t
R
/ t
F
t
S
t
H
O DC
133 <
≤
266MHz
48
注1 ：从差动输入交叉点到差动输出交叉点测定。
注2 ：定义为输出之间的偏移，在相同的电源电压，并以相等的负载条件。
测得的输出差分交叉点。
注3 ：定义为扭曲在不同的设备输出，在相同的电源电压下工作的
与在相同温度相等的负载条件。使用相同类型的输入端的每个设备上，
的输出在差分交叉点测定。
注4 ：该参数定义符合JEDEC标准65 。
8524AY
www.icst.com/products/hiperclocks.html
5
REV 。 B 2003年9月18日
