ICS662-03
高清电视音频/视频时钟源
应用信息
系列终端电阻
时钟输出走线应使用串联终端。对
系列终止50
迹（一种常用的微量
阻抗） ，放置33
电阻器串联在
时钟线，尽量靠近时钟输出引脚成为可能。
时钟输出的额定阻抗是20
.
1 ）每一个0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。在PCB
跟踪到VDD引脚应保持尽可能的短，
如要通过PCB走线到地面。的距离
铁氧体磁珠和散装解耦从设备是
不太重要。
2 ）为了减少EMI ，并获得最佳的信号完整性，
33
串联端接电阻应放置
关闭到时钟输出。
3）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层（铁氧体磁珠和去耦大容量
电容器可以安装在背面） 。其他信号
走线应远离ICS662-03 。这
包括信号迹线正下方的设备，或上
相邻使用的地线平面层的层
装置。
去耦电容
对于任何高性能的混合信号IC，该
ICS662-03必须从系统的电源分离
噪音进行优化。
0.01μF的去耦电容必须连接
VDD （引脚2）和所述PCB接地平面（销之间
3).
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
MDS 662-03
集成电路系统公司
●
3
525马街，圣何塞，加利福尼亚95126
●
修订版082003
电话：（ 408 ） 295-9800
●
www.icst.com
