CS5509
引脚说明*
芯片选择
兑换
校准
CS
CONV
CAL
XIN
XOUT
BP / UP
AIN +
AIN-
1
2
3
16
15
14
DRDY
SDATA
SCLK
VD +
GND
VA +
VREF-
VREF +
数据就绪
串行数据输出
串行时钟输入
水晶
水晶退房
双极性/单极性
差分模拟输入
差分模拟输入
4
5
6
7
8
13
12
11
10
9
正数字电源
地
正模拟电源
参考电压输入
参考电压输入
*引脚适用于PDIP和SOIC
时钟发生器
XIN ; XOUT - 晶体;水晶手续，销4,5 。
在芯片内部的栅极被连接到这些引脚，并且可以与一个晶体可以用于提供所述
主时钟设备。可替换地，外部（ CMOS兼容）的时钟可以是
供应到XIN引脚提供的主时钟器件。时钟的损失将放
设备进入低电源状态（大约功率降低70％）。
串行输出I / O
CS - 片选引脚1 。
该输入允许外部装置访问串行端口。
DRDY - 数据就绪，引脚16 。
数据就绪变为低电平时的数字滤波器卷积周期的末尾，以指示一个新
输出字已被放置到串行端口。 DRDY将回到高后所有数据位
移出串行端口或两个主时钟周期之前，新的数据变为可用，如果
CS引脚处于非活动状态（高） 。
SDATA - 串行数据输出引脚15 。
SDATA是串行输出端口的输出引脚。从这个引脚的数据将在一个速率输出
由SCLK决定。数据被输出MSB在前并前进到下一个数据位在下降沿
SCLK的边缘。 SDATA将处于高阻抗状态时，不发送数据。
SCLK - 串行时钟输入，引脚14 。
该引脚上的时钟信号决定从SDATA引脚上的数据输出速率。该引脚
决不允许浮动。
DS125F2
19
