CS5320/21/22
CS5322开关特性
（续）
参数
MCLK频率
MCLK占空比
上升时间：
下降时间：
所有数字输入
任何数字输出
所有数字输入
任何数字输出
（注25 ）
（注25 ）
t
上升
t
秋天
t
ss
t
sh
t
MSS
t
MSH
（注26 ）
t
MSD
（注24 ）
符号
f
c
民
0.512
40
-
-
-
-
20
20
-
-
-
典型值
1.024
-
-
50
-
50
-
-
30
50
90
最大
1.1
60
100
200
100
200
-
-
-
-
-
单位
兆赫
%
ns
ns
ns
ns
ns
ns
ns
ns
ns
同步建立时间CLKIN上升
SYNC后CLKIN上升保持时间
CLKIN边缘到边缘MCLK
MCLK上升到有效MDATA
则msync延迟从MCLK上升
注： 24.如果MCLK被删除，调制器将进入掉电模式。
25.不包括MCLK输入。 MCLK应推动与具有25 ns的上升和下降时间或更快的信号。
则msync相对于MCLK 26.只有上升沿被用来同步设备。则msync可以返回
低时，因为它保持高的至少一个MCLK的周期的任何时候只要。
CLKIN
t
ss
t
sh
SYNC
LSYNC *
t
MSS
MCLK
t
MSD
则msync
t
MSH
MDATA
滤波器
样本
数据
t
MSD
t
MSH
有效数据
有效数据
MFLG
在CS5322生成*内部定时信号
图17. CS5320 / 21 / CS5322接口时序
14
DS454PP1
