CS4334/5/6/7/8/9
5.引脚说明
串行数据输入
去加重/ SCLK
左/右时钟
主时钟
号
1
引脚名称
SDATA
SDATA
DEM / SCLK
LRCK
MCLK
1
2
3
4
8
7
6
5
AOUTL
VA
AGND
AOUTR
模拟左声道输出
模拟电源
模拟地
模拟声道输出
2
3
4
5
6
7
8
DEM / SCLK
LRCK
MCLK
AOUTR
AGND
VA
AOUTL
I / O
引脚功能及说明
I
串行音频数据输入
- 二进制补码MSB优先的串行数据输入该引脚上。
数据移入CS4334 / 5 /6/7 /8/9经由内部或外部SCLK和所述
信道由LRCK来确定。
I
去重/外部串行时钟输入
- 用于去加重滤波器控制或克斯特
最终串行时钟输入。
I
左/右时钟
- 确定在音频串行的通道，目前正在输入
数据输入引脚， SDATA 。
I
主时钟
- 频率必须为256X ， 384X ，或512倍在BRM输入抽样率和
无论是128倍或192X中的人力资源管理的输入采样率。
O
模拟声道输出
- 通常是3.5 Vp-p的一个满量程输入信号。
I
模拟地
- 模拟地基准为0V 。
I
模拟电源
- 模拟电源的标称值为+ 5V 。
O
模拟左声道输出
- 通常是3.5 Vp-p的一个满量程输入信号。
DS248PP3
21
