初步信息

ICS270

三重PLL现场可编程VCXO时钟

外部元件

该ICS270需要外部的最小数量

组件正常工作。

外部晶体连接在尽量靠近

芯片如可能，应是对在同一侧

PCB作为ICS270 。应该通过之间的不

晶体引脚和X1和X2的管脚。那里

应无信号迹线的下方或接近

水晶。请参阅应用笔记MAN05 。

系列终端电阻

时钟输出走线超过一英寸应该用系列

终止。以系列终止50Ω迹线（一

常用的走线阻抗） ，放置一个33Ω的电阻

串联在时钟线，尽量靠近时钟输出

销越好。时钟的标称阻抗

输出为20Ω 。

水晶调节负载电容

该晶体的痕迹应该包括垫小的固定

电容器， 1 X 1和地之间，和另一

之间的X2和地面。这些电容器的馅

在PCB上是可选的。需要对这些电容器是

在系统原型评估确定的，并且是

由所使用的特定的晶体（制造影响

和频率）和PCB布局。所要求的典型

电容器的值是1至4 pF的。

来确定晶体的必要性和值

调整电容，则需要一台PC板

你的最终布局，频率计数器能约

1ppm的分辨率和精确度，两个电源，

与晶体的一些样品，你打算

在生产中使用，同时测得初始精度

对于每个晶体在指定的晶体负载

电容CL 。

确定晶体电容的值：

该ICS270 1.连接到VDD 3.3 V连接引脚1

的ICS270到第二电源。调整

电压引脚1到0V 。测量并记录

频率CLK输出。

2.调整至3.3 V.测量引脚1上的电压和

记录相同的输出频率。

为了计算为中心的错误：

去耦电容

对于任何高性能的混合信号IC，该

ICS270必须从系统的电源分离

噪音进行优化。

0.01μF的去耦电容必须连接

每个VDD与PCB地平面之间。为

最佳的设备性能，去耦电容器

应安装在PCB的元件侧。

避免去耦电路上采用过孔。

石英晶体

该ICS270 VCXO功能包括外部的

晶体和集成压控振荡器电路。对

确保最佳的系统性能（频率拉

范围）和可靠性，一个液晶装置用

推荐的参数（如下所示）必须

使用和布局指南中讨论

显示下面的部分必须遵循。

石英晶体振荡的频率是

其“切割”，并通过负载电容确定

连接到它。该ICS270带有片上

可变负载电容的“拉” （改变）

频率的晶体。使用指定的结晶

与ICS270被设计为具有零频率

误差时的片+杂散电容的总量为14

pF的。

推荐的晶体参数：

在25初始精度

°

C

温度稳定性

老化

负载电容

并联电容C0

C0 / C1比

等效串联电阻

6

(

f

3.0V

–

f

吨精氨酸等

)

+

(

f

0V

–

f

吨精氨酸等

)

-

错误= 10× ---------------------------------------------- ------------------------

–

错误

XTAL

f

吨精氨酸等

± 20 ppm的

± 30 ppm的

± 20 ppm的

14 pF的

7 pF的最大

250最大

35Ω最大

其中：

f

目标

=标称晶振频率

MDS 270 B

集成电路系统公司

●

3

525马街，圣何塞，加利福尼亚95126

●

修订版040705

电话：（ 408 ） 297-1201

●

www.icst.com