3.1
嵌入式ARM内核和系统支持逻辑
在CS22250的处理元件包括ARM7TDMI内核和其相关联的
系统控制逻辑。 ARM处理器和系统控制器包括一个存储器的
管理单元，通过高速缓存控制器， 4 KB写入， 20 IRQ和4 FIRQ中断
控制器和2个通用定时器。 ARM处理器和集成系统
支持逻辑提供必要的执行引擎，以支持实时多任务
操作系统，网络协议栈，以及固件的服务。
内存管理单元 -
ARM指令和数据从系统中获取
当缓存被打开 - （双字/可编程的4/8 ），每个“高速缓存行”内存。
在一个高速缓存行填充，关键的字数据，即，导致错过了访问，是
转发到ARM和也写入到数据RAM的高速缓存。非临界字
在该行取出下面的关键单词，然后写入到缓存上双字
的基础上，因为他们成为可用。
内存写入发布到双4段对齐（ 32位）内存写入缓冲器发布。写
帖子使用顺序寻址功能的存储器总线上。采用双缓冲，一个
乱序写将发布一个写缓冲，而另一个缓冲区被刷新到
内存。
有一个8Dword读缓冲区中的MEM块。该缓冲器用于两个缓存
和非可高速缓存空间。
中断控制器
中断控制器提供两个中断通道的ARM处理器。一
中断通道被呈现给ARM的其
nFIQ
和其他信道，提出
其
NIRQ
引脚。这些被称为FIQ通道和IRQ通道。两
渠道运作中相同，但独立的方式。该FIQ通道具有更高的
优先级比IRQ通道ARM处理器上。
中断控制器包括一个控制寄存器中的每一个逻辑中断
ARM情结。 CONTROL寄存器提供以下主要目的：
提供EXT_INT输入（物理中断）和之间的映射
逻辑中断
选择特定类型的信令预计在EXT_INT投入：水平，边缘，
有效电平高/低，等等。
启用或禁用逻辑中断
CS22250无线10BT控制器
6 32
www.cirrus.com
DS551PP2
修订版3.0
