功能说明
（续）
初始化
内部复位逻辑将初始化后，加电的设备
向上如果电源上升时间小于1毫秒，如果
工作频率为长江基建大于32 kHz的其它 -
明智所示的外部RC网络
图7
必须是
连接到复位引脚（在该条件下
图7
必须满足）， RESET引脚被配置为施密特
触发输入。如果没有使用它应该连接到V
CC
会发生初始化每当一个逻辑' 0 '被施加到
RESET输入提供它保持低至少三指令
化周期
记
如果CKI时钟低于32 kHz的内部复位逻辑（选件
29
e
1 ）必须禁用和外部RC电路必须采用
定时器
该定时器可作为时基计数器操作
从长江基建产生的指令周期频率传递
通过这次的前2位除以4分频器的输出
定标器递增8位计数器，从而提供一个10位的
定时器的预分频器是一个执行CAMT的过程中被清除
指导和上电复位
例如，使用4 MHz晶体与分频OP- 16
重刑250 kHz的增量指令周期频率
10位定时器，每4
ms
通过预置计数器和
16间溢出检测准确超时
ms
（ 4计数）和4个096毫秒（1024计数）是可能更长
超时可以通过软件累计实现
控制多个溢出
HALT模式
该COP444C 445℃ 424C 425C 426C是一款完全STAT-
IC电路，因此用户可能会停止系统振荡器
在任何时候停止该芯片的芯片也可以通过停止
HALT指令，或者强制CKO高时，它是
掩模编程的HALT一旦作为HALT IO口
模式的内部电路不接收任何时钟显
最终，因此冻结的确切状态是在当
停止所有的信息将保留，直到持续的芯片
可通过两种不同的方法之一被唤醒
TL DD 5259-8
图7电源电路
在初始化PC寄存器清0 （ AD- ROM
换装0）和ABCD的EN的IL T型和G寄存器是
清除SKL锁存器被设置从而使SK作为时钟
输出数据存储器（ RAM ），在完成初始化，不清除
和灰第一条指令的地址0必须是CLRA
（清除寄存器）
通过强制CKO低，如果面具亲继续功能
编程为HALT IO端口的系统时钟为重
启用和电路继续从操作
它停止点
重新启动，迫使RESET引脚为低电平（见完成初始化
化）
TL DD 5259 - 9
晶体或谐振器
水晶
价值
32千赫
455千赫
2 096 MHz的
4 0兆赫
R1
220k
5k
2k
1k
组件值
R2
20M
10M
1M
1M
C1(pF)
30
80
30
30
C2(pF)
6–36
40
6–36
6–36
30k
60k
R
RC控制振荡器（
g
5% R
g
5% C)
C
82 pF的
100 pF的
周期
时间
5 – 11
ms
12 – 24
ms
V
CC
t
4 5V
2 4 – 4 5V
记
15k
s
R
s
150k
50 pF的
s
C
s
150 pF的
图8振荡器元件值
10
