飞思卡尔半导体公司
系统/应用程序信息
介绍
V
I / O
开关稳压器
在V
I / O
开关调节器的输出电压由下式确定
该模式的数字输入端子。的34710的模式[2：0 ]
选择的输出电压（表
1).
例如，如果
MODE [ 2：0] = 0， 0，0，则V
I / O
= 5.0 V ;如果MODE [ 2 ： 0 ] =打开，
打开，打开，则V
I / O
= 3.3 V的MODE0终端控制
两个调节器的输出电压。
稳压器的拓扑结构是砰的一声爆炸降压稳压器
从内部 200 kHz振荡器工作。
MODE（模式） [2：0 ]端口选择的输出电压为
在描绘
表1中。
表1. V
I / O
和V
CORE
（ NOM ）
调节器
输出电压选择
MODE2
0
0
0
MODE1
0
0
开放
MODE0
0
开放
0
开放
0
开放
0
开放
V
I / O
(V)
5.0
3.3
5.0
3.3
5.0
3.3
5.0
3.3
V
CORE
（ NOM ）
(V)
3.3
2.5
1.8
1.8
2.5
2.5
1.5
1.5
飞思卡尔半导体公司...
V
CORE
线性稳压器
在V
CORE
线性稳压器可产生3.3 V， 2.5 V ，
1.8 V或1.5 V的输出电压为500毫安。输入到
V
CORE
调节器是可以连接至V的终端
I/
O
稳压器的输出。最小输入电压必须
V
CORE
(
喃
) + 0.8 V.
0
开放
开放
开放
开放
开放
0
0
开放
开放
打开指示终端未连接到外部。
监事会和辅助功能
介绍
主管电路提供的控制
RST
线，一个
漏极开路信号，根据系统的运行状况
由34710. V监控
I / O
, V
CORE
, V
B+
和热
在芯片的各个部分关断（TSD ）探测器是
错误状态进行监测。因为在其他设备
系统可以触发一次复位的
RST
线本身也受到监控，
但主管电路控制所有的复位时序，包括
外部产生复位。驱动
RST
行低导致
系统在复位状态被保持。 V
I / O
, V
CORE
, V
B+
和
热关断同时具有正，负向
阈值。
监电路还确保了电源
顺序正确。具体地讲，使V
I / O
从不小于
低于V TBD V
CORE
。这意味着V可以
CORE
-
V
I / O
会
钳位在0.5V，并且在V
CORE
稳压器的操作将是
启动和关闭，以确保在抑制
V
CORE
-
V
I / O
=待定V.
用于响应外部施加的参数
RST
信号。
的上升时间可以是相对慢的，取决于负载
电容，和内部
RST
输入门必须操作
可靠地在这些（没有在过渡期间振荡）
条件，即，所述
RST
输入可被抑制达
t
phsl
(
最大
） 。错误条件必须存在一个最小
时间t
滤波器
中， 34710之前响应它们。一旦所有的错误
的条件被清除，
RST
为保持低的额外时间
t
延迟
。如果有任何监视项目低于其负向
门槛吨
滤波器
, 1.0
s
6.0
s,
经t
延迟
将被重新启动
当满足系统的操作条件。的触发器
t
延迟
可重触发一个镜头应该是（ [V
I / O
(
低
) +
V
CORE
(
低
) + V
B+
(
低
) + T
J
(
TSD
） ] &吨
滤波器
），其中T
滤波器
为
1.0
s
6.0
s
延时。
V
I / O
与内部
门
从
国内
RESET
电路
R
上拉
≥
4.7 k
（可选）
RST
C
负载
（可选）
静态操作规范
该
RST
输出是开漏输出的I / O设备
驱动程序与一个上拉和CMOS数字输入门（图
3).
此I / O结构允许有线或连接MCU的
RST
I / O端子，以及允许MCU启动复位
循环通过驱动其
RST
终端低。当响应一个
MCU请求重置周期， 34710必须迅速作出反应
足以防止毛刺。
图2中，
第9页，显示的时间
网络连接gure 3 。
RST
终端接口
34710
10
摩托罗拉模拟集成电路设备数据
欲了解更多有关该产品，
转到： www.freescale.com
