XC3000 ， XC3000A ， XC3000L ， XC3100 ， XC3100A逻辑单元阵列家族
每个IOB的输入缓冲器部分提供阈
检测到转换施加到外部信号
封装引脚内部逻辑电平。全局输入缓冲
的IOB中的阈值可以被编程为
与TTL或CMOS电平兼容。该缓冲
输入信号驱动的存储元件的数据输入，
其可以被配置为一个触发器或锁存器。该
时钟极性（上升沿/下降沿触发的触发器，
高/低透明锁存器）是可编程的，每个
每四个中两个时钟线模具的边缘。注意
时钟线驱动
升起
边沿触发的触发器品牌
在相同的边驱动同一行中的任何闩
低
级别透明，反之亦然（下降沿，
高
透明）。所有Xilinx原语的支持
原理图入门包的，却是积极的边沿
触发触发器或高透明锁存器。当一个
时钟线必须驱动触发器以及锁存器，它是
需要补偿在时钟的差
极性与另外的逆变器无论是在触发器
时钟输入信号或锁存使能输入。 I / O存储元件
在配置过程中，或通过有源低码片复位
复位输入。直接输入（从IOB引脚I ）和
注册输入（从IOB销Q）信号可用于
互连。
可靠运行，投入应有的过渡时间
和小于100纳秒不应被悬空。漂浮的
CMOS输入引脚的电路可能是在阈值并产生
振荡。这可能会产生额外的功率耗散
和系统噪声。约300典型迟滞毫伏
降低灵敏度来输入噪声。每个用户IOB包括
可编程高阻抗上拉电阻，其
可以由程序进行选择，以提供一个恒定的高
否则无驱动封装引脚。虽然逻辑
电池阵列提供了电路，用于提供输入保护
静电放电，正常的CMOS处理注意事
系统蒸发散应观察。
触发器环路延迟的IOB和逻辑块触发器
大约3纳秒。这短暂的延迟提供了良好的perfor-
在异步时钟和数据条件曼斯。
短循环的延迟最小化的亚稳的概率
条件下，可以在产生于时钟的断言
数据转换。因为短环路延迟字符的
teristic在逻辑单元阵列，在IOB触发器可以
用于同步施加到器件的外部信号。
一旦在IOB同步，这些信号可以用来
内部没有进一步考虑自己的时钟厘清
略去定时，除了因为它适用于内部逻辑和
路由路径延迟。
IOB输出缓冲器提供CMOS兼容的4-mA
源或水槽驱动高扇出CMOS或TTL到的COM
兼容的信号电平（ 8毫安在XC3100系列） 。该
网络驱动IOB销成为注册或直接
数据源的输出缓冲器。三态控制信号
（ IOB ） FT引脚可以控制输出活动。漏极开路
输出可以通过使用相同的信号，用于获得
驱动输出和三态信号网，以使缓冲
输出使能只为低。
配置位程序为每个IOB控制功能
如可选的输出寄存器，逻辑信号反相，并
三态和输出摆率控制。
图3控制的程控存储器单元
下列选项。
逻辑
输出的反转
由一个控制
每个IOB配置程序位。
逻辑
3态控制
每个IOB输出缓冲区
通过配置程序位的状态决定
它把缓冲区，或者关闭，或者选择输出缓冲器
三态控制的互连（ IOB引脚T） 。当此
IOB输出控制信号为高电平时，一个逻辑1时，缓冲
is
残
和封装引脚为高阻抗。
若这IOB输出控制信号为低时，一个逻辑零，
该缓冲器是
启用
和封装引脚有效。
缓冲三态控制逻辑意义上反转（输出
使能）是由一个额外的配置来控制
项目位。
直接或注册输出
可被选择用于每一个IOB 。
寄存器采用正边沿，时钟触发器。该
时钟源可以被提供（ IOB销行）由任一
可沿各两根金属线死亡的边缘。每
这些线是由一个可逆的缓冲器驱动。
增加
输出转换速度
可被选择为
提高关键时序。慢转换减少
非关键输出容性负载的峰值电流和
减少系统噪音。
内部高阻抗
上拉电阻
（主动
默认值）可防止未连接的输入浮动。
的I / O选项摘要
输入
–
–
–
–
–
–
–
–
–
直接
触发器/ LATCH
CMOS / TTL阈值（芯片输入）
上拉电阻/开路
直接/注册
倒/不
3-state/on/off
全速/转换限制
三态/输出使能（逆）
输出
2-108
