位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第99页 > SAB82538H-10 > SAB82538H-10 PDF资料 > SAB82538H-10 PDF资料1第36页
SAB 82538
SAF 82538
2.2
2.2.1
微处理器接口
寄存器集
CPU和ESCC8之间的通信是通过一组直的做
访问寄存器。该接口可被配置为西门子/ Intel或Motorola型
用的8位或16位的可选的数据总线宽度。
在CPU传送数据到/从ESCC8 （通过64字节深度的FIFO的每个方向和
信道） ，设置工作模式，控制功能序列，并获得状态
通过写或读控制/状态寄存器的信息。所有的访问可以做到的
如果使能字节或字访问。如果16位总线宽度被选择，访问，以降低/上
数据总线的一部分由地址线A0和信号BHE / BLE确定如图
表1和2 。
混合字节/字访问的FIFO
读取或写入到内部FIFO （ RFIFO和每个通道的XFIFO ）可以
使用一个8位（一个字节）来完成，或16位（字）存取取决于所选择的总线上
接口模式。在ESCC8 ，在16位总线接口的情况下字节存取的1版
读取或写入时，模式被允许，如果不与字混存取
同一池中。
在版本2.x和对FIFO的向上混合随机字节/字允许访问
没有任何限制。
表1
数据总线访问（ 16位Intel模式）
BHE
0
0
1
1
A0
0
1
0
1
寄存器访问
FIFO字访问
注册字访问（偶地址）
注册字节访问（奇地址）
注册字节访问（偶地址）
过户完成
ESCC8数据引脚使用
D0 – D15
D8 – D15
D0 – D7
无
半导体集团
36
