图29 。
并行取指和指令执行
T1
T2
T3
T4
AVR CLK
第一个指令获取
第一个指令执行
第二个指令获取
第二个指令执行
3取指令
3指令执行
4取指令
图30显示了寄存器文件内部访问时序。在一个单个时钟周期的ALU
执行使用两个寄存器中的操作数的操作，并且将结果存储回目的地
置寄存器。
图30 。
单时钟周期ALU操作
T1
T2
T3
T4
AVR CLK
总ExecutionTime
寄存器操作数取
ALU操作执行
结果写回
如上述两个系统时钟周期的内部数据SRAM访问时间为
图31 。
图31 。
片上数据SRAM访问周期
T1
T2
T3
T4
AVR CLK
地址
数据
WR
数据
RD
上一个。地址
地址
46
AT94K系列FPSLIC
牧师1138F - FPSLI - 6月2日
读
写
