指令集汇总（续）
口诀
CLS
SEV
CLV
SET
CLT
SEH
CLH
NOP
睡觉
WDR
休息
操作数
描述
清除Signed测试标志
设置二进制补码溢出
清除二进制补码溢出
在SREG集合T
在SREG清除牛逼
SREG中设置半进位标志
SREG中清除半进位标志
无操作
睡觉
看门狗复位
休息
（见睡眠具体介绍）
（见WDR具体介绍）
对于只有片上调试
手术
S
←
0
V
←
1
V
←
0
T
←
1
T
←
0
H
←
1
H
←
0
FL AGS
S
V
V
T
T
H
H
无
无
无
无
＃时钟
1
1
1
1
1
1
1
1
1
1
不适用
引脚说明
V
CC
GND
PORTD （ PD7..PD0 ）
电源电压
地
端口D为8位双向I / O和可编程的内部上拉电阻的端口。港口
D输出的缓冲器可以编程灌/拉电流或者6或20mA （ SCR54 - 请参阅“系统
控制寄存器 - 第30页上的FPGA / AVR “ ） 。作为输入使用时，端口D引脚被外部电路拉
低时将输出电流可编程的上拉电阻被激活。
端口D引脚输入上拉时，复位过程中，即使系统时钟
没有运行。在低引脚数封装D端口可能无法使用。检查引脚列表
了解详细信息。
门（ PE7..PE0 ）
端口E为8位双向I / O和可编程的内部上拉电阻的端口。港口
输出缓冲器可以编程灌/拉电流或者6或20mA （ SCR55 - 请参阅“系统
控制寄存器 - 第30页上的FPGA / AVR “ ） 。作为输入使用时，端口E引脚被外部电路拉
时将输出电流，如果上拉电阻被激活。
端口E也可以用做其他不同的特殊功能。请参阅表46 149页。
该端口E引脚输入上拉时，复位过程中，即使系统时钟
未运行
RX0
TX0
RX1
TX1
XTAL1
输入（接收）到UART （ 0 ） - 见SCR52
输出（发送）从UART（ 0 ） - 参见SCR52
输入（接收）到UART （ 1 ） - 见SCR53
输出（发送）从UART （ 1 ） - 见SCR53
输入到振荡器反相放大器和输入到内部时钟工作电路。
40
AT94K系列FPSLIC
牧师1138F - FPSLI - 6月2日
