CAT310
引脚说明
VCC
是电源输入，内部逻辑
并与3.3V和5V兼容
系统。该逻辑在复位状态，直到
VCC超过2.5V 。所以建议一
小陶瓷旁路电容（ 1uF的）是
在VCC和GND引脚之间的
装置。
空白
是CMOS逻辑输入（高电平有效）
用于暂时禁止所有输出。一
10微安内部上拉电流
目前该引脚上。多色引脚必须
驱动到逻辑低，以便对信道的输出
恢复正常运行。外部上拉
下为10kΩ的电阻或更少足以
逻辑低电平。
罪
是CMOS逻辑管脚用于传递
串行输入的数据流进入内部10位
移位寄存器。最近或最后一个数据
在串行流中的值用于配置
输出通道的“零” （ OUT0 ）的状态。
在最初的开机顺序全部
移位寄存器的内容被复位并
清零。
SOUT
用于菊花的CMOS逻辑输出
链应用。串行输出数据
流从内部的最后阶段饲喂
10位的移位寄存器。上的每个上升沿
时钟时， SOUT值将被更新。该
数据值出现在该引脚是相同的
被用于配置所述状态数据值
输出通道9 （ OUT9 ） 。在初始上电
起来时， SOUT数据流将包含所有
零到移位寄存器已经完全
加载。
SCLK
是CMOS逻辑引脚用于时钟
内部移位寄存器。每个上升沿
时钟，串行数据将提前至
1级的移位寄存器的。
XLAT
用于将CMOS逻辑输入
从10位的移位寄存器到传输数据
输出通道锁存器。内部上拉
下来的10微安的电流上存在
该引脚。当XLAT低，每个状态
输出通道保持不变。当
XLAT被驱动为高时，移位寄存器的内容
寄存器出现在它们各自的输出
通道。一个外部上拉电阻
为10kΩ或更少足以逻辑高电平。
VBATT
输入监视电池电压。如果一个
过电压时，上述的19V的典型，在检测中，所有
输出被禁止。当结束
过电压状态时，所有输出恢复
正常操作。电流通过绘制
VBATT销是在小于1微安
正常操作。
是10个LED输出
内部连接到开关的N沟道
场效应管。这些微粒电流高达每50毫安
渠道并能承受瞬态高达40V
随着汽车“负载突降”兼容。该
导通电阻的输出是5Ω ，并摘
电阻5MΩ 。
OUT0-OUT9
PGND ， GND
引脚应连接到
在PCB上的接地。
针表
引脚数
1
2
3
4
5
6-10
11-15
16
17
18
19
20
引脚名称
SCLK
XLAT
罪
SOUT
GND
OUT4 - OUT0
OUT9 - OUT5
保护地
VBATT
VCC
空白
北卡罗来纳州
描述/功能
时钟输入的数据的移位寄存器。
控制输入数据锁存器。
串行数据输入。
串行数据输出。
地面上。
开漏输出。
开漏输出。
地面LED驱动器输出。
电池检测输入。
电源电压的逻辑
空白输入。当BLANK为高电平时，所有的输出驱动器被关闭。
无连接。
4
文档编号25087 ，版本00
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
