AD9040A
N
N+1
A
IN
民
典型值
1.9
10
10
7.5
10ns
100
100
12
最大
t
A
ENCODE
#2
#3
t
A
t
EH
t
EL
t
PD
孔径延迟
脉冲宽度高
脉冲宽度低
输出传播延迟
t
EH
t
EL
t
PD
数字
输出
N–3
N–2
N–1
图1.时序图
引脚功能描述
–V
S 1
28
D0 （ LSB ）
27
D1
26
D2
25
D3
24
D4
PIN号
1, 12, 21
2, 4, 11, 14, 22
3, 10
5
6
名字
–V
S
GND
+V
S
V
OUT
功能
GND
2
+V
S 3
GND
4
V
5
V
REF 6
BP
REF 7
ENCODE
9
+V
S 10
GND
11
–V
S 12
A
在13
GND
14
7
8
9
13
15
16
17–20
23
24–27
28
D1
D0 （ LSB ）
DIE布局和机械信息
模具尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 204
×
185
×
21 （ ±1）密耳
垫尺寸。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 4
×
4密耳
金属化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。铝
后盾。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。无
衬底电位。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -V
S
晶体管数量。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 5,070
钝化。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。氮氧化物
芯片粘接（ JN / JR ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。环氧树脂
焊线（ JN / JR ） 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。金
GND
–V
S
+V
S
5 V电源
地
模拟+ 5V电源
内部带隙基准电压
参考（标称+2.5 V）
V
REF
同相输入端参考
功放。电压参考
ADC连接于此。
BP
REF
外部连接（ 0.1
F)
基准旁路电容
NC
无连接内部
ENCODE编码时钟输入到ADC。
内部T / H置于保持模式
（ ADC被编码）的上升沿。
A
IN
同相输入端，以T / H
扩音器
OR
超出范围的状况输出。
高电平时，模拟输入
超过ADC由输入范围
1 LSB （ <FS -1 LSB或> + FS
+ 1 LSB ） 。
D9 （ MSB ），最高有效ADC的位
输出; TTL / CMOS兼容
D8–D5
ADC的数字输出位; TTL /
CMOS兼容
V
D
数字+5 V电源
D4–D1
ADC的数字输出位;
TTL / CMOSL兼容
D0 （ LSB ）， ADC的最低有效位
输出; TTL / CMOS兼容
GND
顶视图
22
（不按比例）
21
–V
S
NC
8
20
D5
19
D6
18
D7
17
D8
16
D9 （MSB）
15
OR
AD9040A
23
V
D
NC =无连接
PDIP和SOIC引脚排列
D9 （MSB）
GND
A
IN
D7
+V
S
D6
D5
–V
S
DGND
V
D
D4
D3
D2
BP
REF
V
REF
ENCODE
D8
OR
–V
S
GND
NC
V
OUT
GND
–4–
版本B
