AD6411
VCC
L3
C2
TCI
L2
VCC
SAW
C14
C13
+
BPF1 LNA BPF2
+
VCC
L1
负载
SYNTH
REF
DC恢复
C6
C1
SFS
R4 VREF
0...31
参考
C7
BSW
TXDATA
调节＃ 1
PFD
C8
Q1
VBAT
调节器
接口
32/33
32/34
12/16
VBAT
DMOD数据
R2
V1
R1
C3
C4
R3
L4
C5
S1
PA
X2
AD6411
调节＃ 2
Q2
C9
R6
C11
R5
C10
数据
CLK
EN
RX ENAB
SYN ENAB
TX ENAB
REF
VBAT
RSSI
C12
图1.功能框图
产品概述
的AD6411提供最有源电路的要求
实现一个完整的低功耗DECT收发器。
图1示出了AD6411的主要部分。它包括，在
在接收一个超高频混频器和2级的IF条带的路径，
集成的解调器和数据限幅器。发射路径CON组
一个压控振荡器，倍频器和缓冲放大器sists 。
信道选择是通过一个片上PLL合成器完成。
所有AD6411的工作模式可通过并行CON-被控制
控制输入或串行接口。
接收混频器
混频器的输出是单端的。标称转换
锡安增益规定工作到110.592 MHz或
112.32 MHz的IF SAW DECT带通滤波器。功率增益
17分贝是混频器输入和输入端之间测得的
此过滤器。
IF电路和解调器
解调是通过锁相环（PLL）来实现的。这是详细地示于
实现图2.外部装饰生产需要
的频率精度所要求的水平。该方法是将
调整电容器TC1 （与未调制的存在
载），使得在引脚3 （ DEMOD_DATA的直流电平）为
等于在外部参考引脚VREF的电压。
两个解调模式被支持。在一种模式中的任何
频率偏移是由于基准漂移或频率偏移的
输入载波被传播到输出端（称为
“正常”解调） 。另一种方法是使用一个特征
DECT系统，它使一个次级补偿
电路来跟踪出的频率偏移（“S-场采样”，这
通过与CON组销SFS-活性高一起使
配置位设置SFM通过串行接口） 。
在UHF混频器是一种改进的吉尔伯特单元设计。该镝
动力学范围在混频器的输入端被确定时，在向上
每端，由-16 dBm的在50的最大输入信号电平
在RFIN到该混合器中保持线性和一个有效的RSSI
信号被提供，并且在其下端，通过噪声电平。
接收混频器的本机振荡器输入是内部亲
由本振，这是由片上加倍得到vided
VCO频率。
第0版
–5–
