AD5203
在规格表中的数据设置和数据保持时间
确定该数据有效时间的要求。最后一个八位
输入到串行寄存器中的数据字被保持时
CS
返回高电平。同时
CS
变高它的大门
地址译码器使四正沿触发1
复位此输出RDAC锁存器，见图36的细节。
AD5203
CS
ADDR
解码
RDAC 1
RDAC 2
4 RDAC
CLK
SDI
串行
注册
所有数字输入保护与一系列的输入电阻和
在图38中所示的并行齐纳ESD结构适用于
数字输入引脚
CS ，
SDI ， SDO ，
RS ， SHDN ，
CLK 。
1k
逻辑
图38.等效ESD保护电路
动态特性
图36.等效输入控制逻辑
目标RDAC锁存器中装入的最后6位
串行数据字完成一RDAC更新。四个独立
8位数据字的时钟必须在更改所有四个VR
设置。
SHDN
CS
SDI
串行
注册
D
Q
SDO
CK
RS
CLK
RS
总谐波失真加噪声（ THD + N）的措施
利用偏移地与轨到轨OP279 invert- 0.003％
荷兰国际集团运放测试电路，见图30，图15图THD
相对于频率为反相和同相放大器
拓扑结构。热噪声主要是约翰逊噪声，通常
9内华达州/ √Hz的为1 kHz时测得的10 kΩ的版本。对于
100 kΩ器件，热噪声测量29纳伏/ √Hz的。通道用于─
信道的串扰的措施小于-65分贝，在f = 100千赫。对
位于实现这种隔离，额外的接地引脚（ AGND ）
电位端子（ A，B ， W）必须CON组之间
已连接到电路接地。 AGND和DGND引脚应
是在相同的电压电势。任何未使用的电位器
一个包应该被连接到地面。电源rejec-
化通常是-50分贝在10千赫（都需要小心，尽量减少
电源纹波注射高精度应用） 。
图37.详细的AD5203的SDO输出示意图
第0版
–11–
