AD28msp02
串行数据输出
该AD28msp02的体育将开始将数据传送到
主处理器以8 kHz的速率时PWDD和PWDA
控制寄存器的位（位4,5）被设置为1。在亲
在图6所示克，所述指令
AX0 =的0x30 ; {写入控制字取}
TX0 = AX0 ; { AD28msp02了断电的}
写的0x30到AD28msp02的控制做到这一点
注册。有一个短的启动时间（这CON-结束后
在AD28msp02前控制寄存器写入）提高了SDOFS和
开始传送数据;参见图11 。
在13兆赫的MCLK频率，数据是在一个传输
8 kHz的速率传输的每一个125一个16位字
s.
在数据被输出时， AD28msp02断言SDOFS在
8 kHz的速率。每个16位字传送开始的一个串行时钟
SDOFS后周期有效。
串行数据输入
因此16位的数据字的每个位被移入
AD28msp02在SCLK的下降沿（ MSB在前） 。
如果SDIFS是，本月底前断言再高
数据字传输时，它不被识别之前的下降沿
SCLK在最后（ LSB ）的周期。
（注：精确体育定时要求中所定义的
本数据手册的“技术规格”一节）。
控制寄存器
该AD28msp02的控制寄存器配置该设备
各种操作模式，包括ADC和DAC增益设置
Tings的， ADC输入多路选择，滤波旁路和断电。
该AD28msp02的主机处理器可以读取和写入
通过AD28msp02的串口控制寄存器（ SPORT ）
通过驱动DATA / CNTRL引脚为低电平。
控制寄存器清零（设置为0×0000 ），当
AD28msp02复位。
控制寄存器写入
主处理器必须发起数据传送到
通过认定该串行数据输入帧同步AD28msp02
（ SDIFS ）高。的16位字传送开始的一个串行时钟
SDIFS后周期有效。数据/ CNTRL行必须是
驱动为高电平时， SDIFS驱动为高电平。
主处理器必须后不久上涨断言SDIFS
SCLK的边缘，必须保持SDIFS高的一个周期。
数据然后被从主处理器驱动（到SDI输入）
后的下一个SCLK的上升沿不久和计时
在SCLK的该周期的下降沿AD28msp02 。
写控制寄存器，主机处理器必须断言
DATA / CNTRL低时，它声称SDIFS 。如果的MSB
该位流也低，在体育识别传入
串行数据作为新的控制字，并将其复制到
AD28msp02的控制寄存器。为控制字的格式
写入示于表II中;保留位10-15必须被设置为
零。
表II中。控制字写入格式
15
0
0
1
2
3
4
5
7–9
10–15
收益
14
0
13
0
IPS
IMS
DABY
ADBY
PWDA
PWDD
OG2-OG0
12
0
11
0
10
0
9
OG2
8
OG1
7
OG0
6
0
5
PWDD
4
3
2
1
0
IPS
PWDA ADBY
DABY IMS
模拟输入前置放大器中选择： 1 =插入（ 20分贝） ， 0 =旁通（0 dB为单位）
模拟输入多路复用器选择： 1 = AUX输入， 0 = NORM输入
DAC的高通滤波器旁路选择：0 =插入， 1 =旁通
ADC高通滤波器旁路选择： 0 =插入， 1 =旁通
掉电模拟： 0 =断电， 1 =工作
掉电数字： 0 =断电， 1 =工作
模拟输出增益设置（ D / A输出PGA ）
版权所有
OG2
0
0
0
0
1
1
1
1
OG1
0
0
1
1
0
0
1
1
OG0
0
1
0
1
0
1
0
1
6分贝
3分贝
0分贝
-3分贝
-6分贝
-9分贝
-12分贝
-15分贝
增益设置范围内准确
±
0.6分贝。
（控制寄存器设置为0x0000在RESET 。保留位
10-15必须设置为0的所有控制寄存器写入。 ）
–6–
第0版
